about I2C bus

The Inter-IC bus, commonly known as the I²C (“eye-squared-see”) bus,is a control bus that provides the communications link between integrated circuits in a system. Developed by Philips in the early 1980s, this simple two-wire bus with a software-defined protocol has evolved to become the de facto worldwide standard for system control, finding its way into everything from temperature sensors and voltage level translators to Esup2;PROMs, general-purpose I/O, A/D and D/A converters, CODECs,

and microprocessors of all kinds.

There are several reasons why theI²C-bus has endured for more than 20 years. To begin, the bus has kept pace with performance and today provides three levels of data rate transfer: up to 100 kbps in Standard mode, up to 400 kbps in Fast mode, and up to 3.4 Mbps in High-Speed mode. Recently introduced hubs, bus repeaters, bidirectional switches, and multiplexers have increased the number of devices the bus can support,extending bus capacitance well beyond its original maximum of 400 pF.Also, software-controlled collision detection and arbitration prevent data corruption and ensure reliable performance, even in complex systems. Beyond performance, though, there is ease of use. Two simple lines connect all the ICs in a system. Any I²C device can be attached to a common I²C-bus, and any master device can exchange information with any slave device. The software-controlled addressing scheme eliminates the need for address-decoding hardware, and therersquo;s no need to design and debug external control logic because itrsquo;s already provided by the I²C protocol. Designers can move quickly from block diagram to final hardware, simply clipping new devices and functions to an existing bus. The I²C-bus also saves space and lowers overall cost. The two-line structure means fewer trace lines, so the PCB can be much smaller.Debug and test are easier, too, since there are fewer trace lines and fewer information sources to verify. As the system evolves over several generations, I²C devices can easily be added or removed without impacting the rest of the system.

The I²C -bus specification

1 PREFACE

1.1 Version 1.0 - 1992

This version of the 1992 I²C -bus specification includes the following modifications:

●Programming of a slave address by software has been omitted. The realization of this feature is rather complicated and has not been used.

●The “low-speed mode” has been omitted. This mode is, in fact, a subset of the total I²C -bus specification and need not be specified explicitly.

●The Fast-mode is added. This allows a fourfold increase of the bit rate up to 400 kbit/s. Fast-mode devices are downwards compatible i.e. they can be used in a 0 to 100 kbit/s I²C -bus system.

●10-bit addressing is added. This allows 1024 additional slave addresses.

●Slope control and input filtering for Fast-mode devices is specified to improve the EMC behaviour. NOTE: Neither the 100 kbit/s I²C -bus system nor the 100 kbit/s devices have been changed.

1.2 Version 2.0 - 1998

The I²C -bus has become a de facto world standard that is now implemented in over 1000 different ICs and licensed to more than 50 companies. Many of todayrsquo;s applications, however, require higher bus speeds and lower supply voltages. This updated version of the I²C -bus specification meets those requirements and includes the following modifications:

●The High-speed mode (Hs-mode) is added. This allows an increase in the bit rate up to 3.4 Mbit/s. Hs-mode devices can be mixed with Fast- and Standard-mode devices on the one I²C -bus system with bit rates from 0 to 3.4 Mbit/s.

●The low output level and hysteresis of devices with a supply voltage of 2 V and below has been adapted tmeet the required noise margins and to remain compatible with higher supply voltage devices.

●The 0.6 V at 6 mA requirement for the output stages of Fast-mode devices has been omitted.

●The fixed input levels for new devices are replaced by bus voltage-related levels.

●Application information for bi-directional level shifter is added.

1.3 Version 2.1 - 2000

Version 2.1 of the I²C -bus specification includes thefollowing minor modifications:

●After a repeated START condition in Hs-mode, it ispossible to stretch the clock signal SCLH .

●Some timing parameters in Hs-mode have been relaxed.

1.4 Purchase of Philips I²C -bus components

Purchase of Philips I²C components conveys a license under the Philipsrsquo; I²C patent to use the components in the I²C system provided the system conforms to the I²C specification defined by Philips.

The I²C -bus specification

2 THE I²C -BUS BENEFITS DESIGNERS AND

MANUFACTURERS

In consumer electronics, telecommunications and industrial electronics, there are often many similarities between seemingly unrelated designs. For example,nearly every system includes:

●Some intelligent control, usually a single-chip microcontroller

●General-purpose circuits like LCD drivers, remote I/O ports, RAM, Esup2;PROM, or data converters

●Application-oriented circuits such as digital tuning and signal processing circuits for radio and video systems, or DTMF generators for telephones with tone dialling. To exploit these similarities to the benefit of both systems designers and equipment manufacturers, as well as to maximize hardware efficiency and circuit simplicity, Philips developed a simple bi-directional 2-wire bus for efficient inter-IC control. This bus is called the Inter IC or I²C -bus.

At present, Philipsrsquo; IC range includes more than 150 CMOS and bipolar I²C -bus compatib

剩余内容已隐藏，支付完成后下载完整资料

---

关于 I2C 总线

IC 间总线，通常称为 I2C（“眼见方”）总线，是一种控制总线，可提供系统中集成电路之间的通信链接。飞利浦在 1980 年代初期开发的这种具有软件定义协议的简单两线制总线已发展成为事实上的全球系统控制标准，从温度传感器和电压电平转换器到 Esup2;PROM，一般到专用 I / O，A / D 和 D / A 转换器，CODEC，和各种微处理器。

I2C 总线使用寿命超过 20 年有几个原因。首先，该总线保持了与时俱进的性能，今天提供了三个级别的数据速率传输：标准模式下高达 100 kbps，快速模式下高达 400 kbps，高速模式

下高达 3.4 Mbps。最近推出的集线器，总线中继器，双向开关和多路复用器增加了总线可以支持的设备数量，将总线电容扩展到了其最初的最大 400 pF 以上，此外，软件控制的冲突检测和仲裁功能可以防止数据损坏并确保可靠性性能，即使在复杂的系统中也是如此。但是， 除了性能之外，还有易用性。两条简单的线连接系统中的所有 IC。任何 I2C 设备都可以连接到公共 I2C 总线，并且任何主设备都可以与任何从设备交换信息。由软件控制的寻址方案消除了对地址解码硬件的需求，并且无需设计和调试外部控制逻辑，因为I2C 协议已经提供了它。设计人员可以从框图快速过渡到最终硬件，只需将新设备和功能剪切到现有总线上即可。I2C 总线还可以节省空间并降低总体成本。两线结构意味着更少的走线，因此 PCB 可以更小。由于更少的走线和需要验证的信息源，调试和测试也更加容易。随着系统几代的发展，可以很容易地添加或删除I2C 设备，而不会影响系统的其余部分。

I2C 总线规范

1. 个序言

1.1 版本 1.0-1992

1992 I2C 总线规范的此版本包括以下修改：

● 省略了通过软件对从站地址进行编程的操作。此功能的实现相当复杂，尚未使用。

• 省略了“低速模式”。实际上，此模式是 I2C 总线总规范的子集，无需明确指定。

• 添加了快速模式。这样可以将比特率提高四倍，最高可达 400 kbit / s。快速模式设备向下兼容，即它们可以在 0 到 100 kbit / s 的 I2C 总线系统中使用。
• 添加了 10 位寻址。这允许额外的 1024 个从站地址。

• 为快速模式设备指定了斜率控制和输入过滤功能，以改善 EMC 行为。注意：100 kbit / s I2C 总线系统和 100 kbit / s 设备均未更改。

1.2 版本 2.0-1998

I2C 总线已成为事实上的世界标准，现已在 1000 多种不同的 IC 中实现，并已授权 50 多家公司使用。但是，当今的许多应用都要求更高的总线速度和更低的电源电压。I2C 总线规范的此更新版本满足了这些要求，并包括以下修改：

• 添加了高速模式（Hs 模式）。这样可以将比特率提高到 3.4 Mbit/s。在一个I2C总线系统上，HS 模式设备可以与快速模式设备和标准模式设备混合使用，比特率从0到 3.4 Mbit/s。

• 已对电源电压为 2 V 及以下的设备的低输出电平和迟滞进行了调整，以适应所需的噪声容限，并与更高的电源电压设备保持兼容。

• 已经省略了快速模式设备输出级在 6 mA 时需要的 0.6 V 电压。

• 新设备的固定输入电平由与总线电压相关的电平代替。
• 添加了双向电平转换器的应用信息。

1.3 版本 2.1-2000

I2C 总线规范的版本 2.1 包括以下修改：

• Hs 模式下重复启动条件之后，可以延长时钟信号 SCLH。

在

● 已放宽了Hs 模式下的某些计时参数。

1.4 购买飞利浦 I2C 总线组件

购买飞利浦I2C 组件会获得飞利浦I2C 专利的许可，前提是该系统符合飞利浦定义的 I2C 规范， 可以在 I2C 系统中使用这些组件。

I2C 总线规范

1. I2c 总线使设计人员商

在消费电子，电信和工业电子中，看似无关的设计之间通常存在许多相似之处。例如，几乎每个系统都包括：

• 一些智能控制，通常是单芯片微控制器

• LCD 驱动器，远程 I / O 端口，RAM，Esup2;PROM 或数据转换器等通用电路
• 面向应用的电路，例如无线电和视频系统的数字调谐和信号处理电路，或带音频拨号的电话的 DTMF 发生器。为了利用这些相似之处使系统设计人员和设备制造商都受益，并使硬件效率和电路简单性最大化，飞利浦开发了一种简单的双向 2 线总线，以实现有效的 IC 间控制。该总线称为Inter IC 或 I2C-总线。

目前，飞利浦的 IC 系列包括 150 多种 CMOS 和双极性 I2C 总线兼容类型，可在上述所有三个类别中执行功能。所有 I2C 总线兼容设备均集成了片上接口，从而使它们可以通过 I2C 总线彼此直接通信。该设计思想解决了设计数字控制电路时遇到的许多接口问题。以下是 I2C 总线的一些功能：

• 仅需要两条总线；串行数据线（SDA）和串行时钟线（SCL）

• 连接到总线的每个设备均可通过唯一地址来寻址，并且始终存在简单的主/从关系；主机可以作为主机发送器或主机接收器进行操作
• 这是真正的多主机总线，包括冲突检测和仲裁，可以防止两个或多个主机同时启动数据传输时的数据损坏

●串行，面向 8 位的双向数据传输在标准模式下的速率最高为 100 kbit / s，在快速模式下的速率最高为 400 kbit / s，而在高速模式下的速率最高为 3.4 Mbit / s。

• 片上过滤可抑制总线数据线上的尖峰，以保持数据完整性

• 可连接到同一总线的 IC 数量仅受最大总线电容 400 pF 的限制。
  1. 设计者的好处

I2C 总线兼容的 IC 使系统设计可以直接从功能框图迅速发展为原型。此外，由于它们直接“夹” 在 I2C 总线上，而无需任何其他外部接口，因此，它们可以通过简单地“固定”或“取消固定” IC 到总线或从总线上切下IC 来修改或升级原型系统。

以下是与I2C 总线兼容的Ics 的一些功能，这些功能对设计人员特别有吸引力：

• 框图上的功能块与实际的 IC 对应；设计从块快速进行图到最终原理图。

• 无需设计总线接口，因为 I2C 总线接口已经集成在芯片上。

• 集成的寻址和数据传输协议允许系统完全由软件定义
• 相同的 IC 类型通常可以在许多不同的应用中使用
• 随着设计人员迅速熟悉常用功能块，设计时间减少了由 I2C 总线兼容的 IC 表示

● 可以在系统中添加或删除集成电路，而不会影响总线上的任何其他电路

● 故障诊断和调试简单；可以立即追踪故障

• 通过组装可重复使用的软件模块库，可以减少软件开发时间。

除了这些优点之外，I2C 总线兼容范围内的 CMOS IC 还为设计人员提供了特殊功能，这些特殊功能特别适合便携式设备和电池供电的系统。

他们都有：

• 极低的电流消耗

• 高抗噪性
• 宽电源电压范围
• 宽的工作温度范围。

I2C 总线规范

• 1. 制造商的利益

与 I2C 总线兼容的 IC 不仅为设计人员提供了帮助，而且还为设备制造商带来了诸多好处，因为：

• 简单的 2 线串行 I2C 总线最大程度地减少了互连，因此 IC 的引脚数更少，PCB 迹线也就不多了；结果-更小，更便宜的 PCB

• 完全集成的I2C 总线协议消除了对地址解码器和其他“胶合逻辑”的需要

• I2C 总线的多主设备功能允许通过与装配线的外部连接来快速测试和调整最终用户设备
• 在 SO（小尺寸），VSO（小尺寸）和 DIL 封装中提供了与 I2C 总线兼容的 IC，并进一步减少了空间需求。

这些只是其中的一些好处。此外，I2C 总线兼容的 IC 通过允许简化设备变体的构造和易于升级以使设计保持最新状态，从而提高了系统设计的灵活性。这样，可以围绕基本模型开发整个设备系列。然后，只需将适当的 IC 夹在总线上，即可进行新设备或增强功能型号（即扩展内存，远程控制等）的升级。如果需要更大的 ROM，只需从我们全面的产品系列中选择具有更大 ROM 的微控制器即可。当新的 Ics 取代旧的 Ics 时，只需简单地从总线上拔下过时的 IC 并固定其继任者，就可以轻松地向设备添加新功能或提高其性能。

1. I2c -bus 规范简介

对于面向 8 位的数字控制应用，例如需要微控制器的应用，可以建立某些设计标准：

• 一个完整的系统通常包含至少一个微控制器和其他外围设备，例如存储器和 I / O 扩展器

• 必须将连接系统内各种设备的成本降至最低

• 执行控制功能的系统不需要高速数据传输
• 总体效率取决于所选设备和互连总线结构的性质。

为了产生满足这些标准的系统，需要串行总线结构。尽管串行总线不具备并行总线的吞吐能力，但它们确实需要更少的布线和更少的 IC 连接引脚。但是，总线不仅是互连线，还体现了系统内通信的所有格式和过程。

在串行总线上相互通信的设备必须具有某种形式的协议，该协议应避免出现混乱，数据丢失和信息阻塞的所有可能性。快速设备必须能够与慢速设备通信。该系统不得依赖于与其连接的设备，否则将无法进行修改或改进。还必须设计一个程序来决定哪个设备将控制总线以及何时控制总线。并且，如果将具有不同时钟速度的不同设备连接到总线，则必须定义总线时钟源。所有这些标准都涉及 I2C 总线的规范。

1. I2C-总线概念

I2C 总线支持任何 IC 制造工艺（NMOS，CMOS，双极性）。串行数据（SDA）和串行时钟（SCL） 这两条线在连接到总线的设备之间传送信息。每个设备都有一个唯一的地址（无论是微控制器，LCD 驱动器，存储器还是键盘接口），并且可以根据设备的功能用作发送器或接收器。显然，LCD 驱动器只是接收器，而存储器可以接收和发送数据。除了发送器和接收器外，在执行数据传输时，设备也可以视为主机或从机（请参见表1）。主设备是启动总线上的数据

传输并生成时钟信号以允许该传输的设备。那时，任何寻址的设备都被视为从设备。术语描述

发送器将数据发送到总线的设备接收器从总线接收数据的设备 主设备启动传输的设备，

产生时钟信号并终止传输从站主站寻址的设备

多主机多个主机可以尝试同时控制总线不会破坏消息

仲裁程序，以确保如果一个以上的主机同时尝试控制总线，则仅允许一个主机这样做，并且获胜消息不会被破坏

同步过程，用于同步两个或多个设备的时钟信号

I2C 总线规范

I2C 总线上的时钟信号的产生始终是主设备的责任。每个主机在总线上传输数据时都会产生自己的时钟信号。来自主机的总线时钟信号只有在通过慢速从动设备按住时钟线来延长信号时才可以更改，或者在发生仲裁时被另一个主机改变。

1. 大特点

SDA和SCL 都是双向线路，通过电流源或上拉电阻器连接到正电源电压。总线空闲时，两条线均为高电平。连接到总线的设备的输出级必须具有漏极开路或集电极开路才能执行线与功能。I2C 总线上的数据可以在标准模式下以高达 100 kbit/s 的速率，在快速模式下以高达 400 kbit /s 的速率传输或以高速模式下为 3.4 Mbit/s。连接到总线的接口数量仅取决于400 pF 的总线电容极限。有关高速模式主设备的信息。

1. 位传输

由于可以连接到I2C 总线的各种不同的技术设备（CMOS，NMOS，双极性），逻辑“ 0”（低）和“1”（高）的电平不确定并取决于相关的 VDD 电平。每个传输的数据位产生一个时钟脉冲。

• 1. 数据有效性

在时钟的高电平期间，SDA 线上的数据必须稳定。仅当 SCL 线上的时钟信号为 LOW 时，数据线的 HIGH 或 LOW 状态才能更改。

• 1. 启动和停止条件

在 I2C 总线的过程中，出现了一些特殊情况，它们被定义为 START（S）和 STOP（P）

条件 。SCL 为高电平时，SDA 线上从高电平到低电平的过渡就是这样一种独特的情况。这种情况表明启动条件。

SCL 为高电平时，SDA 线上的由低到高的跳变定义了一个停止条件。

启动和停止条件始终由主机生成。START 条件后，总线被视为繁忙。在停止条件之后的某个时间，总线被视为再次空闲。在中指定了这种无总线情况。如果产生重复的 START（Sr）而不是 STOP 条件，则总线将保持繁忙

剩余内容已隐藏，支付完成后下载完整资料

---

资料编号：[411192]，资料为PDF文档或Word文档，PDF文档可免费转换为Word

您可能感兴趣的文章

• 基于图像的分类调查外文翻译资料
• 用于单样本的视频人脸识别特定领域的人脸合成外文翻译资料
• 具有Si0,薄膜覆盖层的温度补偿声表面波器件外文翻译资料
• SAW/LSAWCOM参数从数值计算实验中提取周期性电极的谐波导纳外文翻译资料
• 三轴加速度计用于体力活动的评估:现状与未来外文翻译资料
• 传感器新技术的发展外文翻译资料
• 基于nRF24L01的无线通信系统设计外文翻译资料
• 扩展交通信号灯识别：相位和导向符号的有效分类外文翻译资料
• 微型电解加工脉冲电源的设计外文翻译资料
• 8tsram单元作为超越vonneumann计算的多位点积引擎外文翻译资料