基于FPGA的数字频率计的设计与实现
关键词：FPGA ，数字频率计，设计与实现
摘要
EDA技术的飞速发展已经改变了传统的电子技术设计手段。FPGA以及其他的可编程逻辑器件的运用范围越来越广泛，并且变得越发的方便快捷。电子设计技术的快速发展同时也促进了传统的频率计技术的发展，在模拟电路频率测试和数字脉冲计数频率测量方法均有所体现。随着数字电路技术的快速发展和不断走向成熟，各种数字频率测量方式、测量精度和快速响应以及其他各个方面的技术都有很大的提升。在本篇论文中，着重分析了直接的频率测量方式、测量原理以及周期信号的频率测量手段，并且会阐述在测量中产生的plusmn;1的测量误差的原因。
引言
随着电子电路的发展，频率计的设计技术也逐渐向前进步，早期的频率计设计使用离散组件，制作周期长，稳定性差，并且成品体积较大，功耗也较高。数字电路和集成电路的发展，促进了数字频率计的广泛运用，也使得数字频率计电路和微控制器单元的设计和实现成为可能。与传统离散的数字频率计相比，数字频率计提高了其稳定性，减小了体积，但是数字频率计依然存在着电路复杂、设计周期长等缺点，并且数字频率计的测量范围有限，测量不同范围的频率信号需要设计出不同的电路，灵活性较差。在20世纪，随着微电子技术和电脑技术的发展，FPGA系列的技术也得到了相应的提升，其中最具代表的就是可编程逻辑器件的使用变得越来越广泛。可编程逻辑器件由普通的集成电路组成为一个体积较小的硅芯片，大大减小了电路的复杂度，使其示踪较短，并且减少了干扰，增强了系统的稳定性。因为这种器件可以很方便的通过软件编程来改变其结构，以及其结构的工作方式，这给数字电路系统的设计方面带来了极大的灵活性。随着可编程逻辑器件的不断发展，也相继提高了其对应的计算机设计辅助技术，EDA技术在当代电子设计系统领域应运而生。
频率测量技术的研究
目前，许多频率测试精度的手段取决于所要测量的频率信号的频率特征和所要测试的对象。其测量精度的实现不仅取决于所规定的精度使用标准，也取决于测量所使用的标准和方法。接下来简单了解一下几种常见的频率测试方法。直接测量频率的测量方式是通过所测量的电路的频率特性对其做相应的说明。直读频率测量方法包括桥式频率测量方法，谐振频率测量方法，频率电压转换测量方法等。
频率测量中的比较是将标准频率fc和所测到频率fox进行比较，当标准频率与测试频率调至相等时指示器上显示0，此时用测得的频率值表示标准频率值。用来做比较的频率可以分为拍频测量和差频测量频率模型。拍频测量是指被测量的频率信号与用来做比较的信号叠加在线性器件上产生一个拍频信号。差频测量是指被测量的信号与标准信号叠加在非线性的混合器件上。目前的拍频测量其频率测量误差在十分之一赫兹，差频测量的频率测量精度甚至可以达到10-5的量级，最小的可以测量的信号等级可以达到0.1uV～1uV。拍频和差频的测量方式在常规情况下几乎不会用到。
频率测量方式最常用的是数字频率计这种最基本的频率测量方式。计数是周期信号每个周期内计数的数量。测量的频率信号的测量误差取决于参考周期的精度和误差。该设计使用频率计数测量，以下内容对测量内容以及测量原理进行分析。
图一.组合逻辑电路实例
FPGA的结构和工作原理
FPGA是可编辑逻辑阵列的缩写。CPLD可以使用于一类大规模可编程逻辑器件。在组合逻辑电路中，输出信号始终是输入信号的函数值。电路配置固定时，若输入固定不变，输出也不会改变。组合逻辑电路如图一所示。
输出之间的逻辑关系由真值表来确定，真值表与随其输出P,Q可以看成对应的数据存储器存储在存储单元D1，D0中。存储单元肚子存储不同的数据，数据（输出）和地址（输入）可以由不同的逻辑结构一一对应组合在一起。这种基本原理是基于随机存储器RAM来实现组合可编程逻辑的。FPGA可编程逻辑阵列是基于可编程查找表这种逻辑结构而形成。LUT是最小的可编程逻辑单元，在实际设计中，大多数结构都是使用基于FPGA的静态随机存储器查找形成的表逻辑，SRAM则用于形成逻辑函数发生器。当下FPGA多用4位LUT，因此每一位LUT都可以看成16位RAM的4位地址线。在用户使用EDA原理图或者使用HDL语言描述逻辑电路后,EDA软件将自动计算逻辑电路，并且会将结果提前写入RAM，所有的结果都可以在这些完成后输出，在输出过程中，每个输出信号的逻辑操作相当于输入一个地址查找表然后去查找相应内容的逻辑地址，然后将查找的内容输出即可，即可达到输出对应值得目的。
基于FPGA的频率计设计
对于全数字电路来说，频率测量和显示构成的整个频率计控制模块的核心模块是控制模块，通过使用FPGA器件以及VHDL编程来实现。多周期同步频率测量部分实现频率测量部分的等精度频率测量，就在测量精度方面，都与参考信号的频率，对应信号的精度以及开关门的时间有关，与信号的频率独立，并且可以实现较大范围的等精度测量。信号来自于信号整形模块的频率测量部分，作为所有的脉冲频率计数部分只能接收脉冲信号，被测信号必须形成脉冲信号和频率信号的形式。参考频率测量部分的时钟信号由参考时钟信号模块产生。门信号由门信号发生器预置，因为其由编程所确定，所以常常可以通过编程来修改所有的门信号。运算符通过公式fx=（Nx/Nc）bull;fc来计算所要测量的信号的频率值，包括乘法运算和除法运算两种运算符。在显示控制部分则包括了BCD码转换器，解码器锁存器两个子模块。在获得频率运算符时是二进制形式，在显示时则是以十进制形式去显示。频率计显示部分为7位，并且使用解码器和锁存器完全显示BCD码，并且还具有锁存功能。
在频率测量中，有专门的标准时钟脉冲产生模块来产生脉冲时钟信号，在测量中充当标准参考频率，该模块也称为时钟信号模块。在模块中，使用晶体振荡器和相应的硬件电路来产生标准时钟信号，产生的时钟信号除了向频率测量部分1计数器提供时钟频率信号外，并且还向门信号发生器提供时钟信号。
信号的形成是多种多样的，因为脉冲计数在频率测量后仅仅能接受脉冲频率测量信号，因此信号必须形成可测量的脉冲频率信号，才能进行频率的测量。信号整形模块的频率响应特性还确定了频率测量的范围。
为了简化设计，频率计仅仅显示测量信号的测量的整数部分。显示模块则是使用6位7段LED数码管来显示测量数据。7段解码器和锁存器构成了频率测量的显示模块，并且数字驱动管问题也在考虑范围之中。六个数字管直接将FPGA引脚的对应值进行输出，并且数字驱动的问题也在考虑的范围之内。
整个电压频率计的参考的标准取决于电源模块。在电源模块，直接输入的是220V的交流电，经过变压器整流，经过一系列的整合之后，调节器输出系统所需要的直流稳压电流。
频率计功能模块的设计与实现
频率测量和显示控制模块的设计使用了自上而下的设计方法。首先，根据模块自身的功能分成了几个子模块，然后再使用VHDL，在最后通过顶层设计文件将每个子模块组装在一起完成频率测量和显示控制测量。
频率信号是基于频率进行测量的，而在设计参考频率信号时，也用做定时时钟信号乘法器，分频器，BCD码转换器等等。在本设计中所包含的Cyclone系列FPGA器件使用的是高性能嵌入式模拟锁相环（DPLL的性能非常的优越），锁相环（PLL）可以与时钟信号输入同步，并且输入的时钟作为PLL来参考实现，与输入时钟倍频器做1～32师。与直接来自外部的时钟相比，内部时钟芯片可以减少时钟延迟，降低芯片干扰，还可以提高设置时间并且保持356个时钟。
虽然测量的信号是周期性的信号，但是其组成形式可以改变。在频率测量模块中，所测量的信号只能是周期信号。因此在测量前，需要对被测信号进行整形，将不同的信号整合成周期脉冲信号。
频率测量系统由不同的芯片组成，每个芯片的又对供电电压的要求不同，所以电源供电模块需要提供多个电压值。在本次设计中所使用的FPGA器件是Altera的EP1C3T144C8，器件的核心电压是1.5V，I/O端口电压为3.3V，FPGA需要提供 1.5V和 3.3V双电压；反向振荡器电路需要 5V电压；LM361标准电压Vcc为 5V，V 和V-电压范围宽，V 要求5V～15V，V-在-6V～-15V之间。
显示所测得的频率值设计为由6位7段数码管来显示。由于在FPGA设计中，锁存功能显示解码器以及数字值的解码工作已经完成，因此FPGA可以直接访问输入数字管显示频率值。然而，由于FPGA驱动能力有限，这里说的只是在理论上的观点，实际中在访问数字前还要访问驱动电路，在这里我们使用的是UL2003驱动器。
总结
频率计是常用的电子设备之一。随着电子技术的发展，频率计的设计方法正在向前进步发展。从早期的离散片到集成电路，再到LSI，这个发展过程需必须要有适当的设计特征组件来完成。
在电子设计EDA技术的发展过程中，出现了大规模和超大规模的可编程逻辑器件，电子电路包括一个频率计设计变得更加简单和方便，并且在不改变硬件结构的基础上或许可以根据设计需求进行相应的设计上的改变。基于几种常用的的频率测量方法的分析和比较，同步频率测量方法根据设计需要使用多周期频率计设计。在EDA设计技术的中，大多数设计工作都是在计算机上进行并完成的，并且其逻辑模拟也是由计算机完成。
参考文献
[1] W. Zhou。 系统研究高精度频率测量和控制。静冈大学.Doctor Dissertation，2000：15-24,90-96
[2] M.A.A.Sour，H.I.Saleh。 针对一些不同类型的FPGA Inplem入门指南串并联乘法器结构。 Microelectronics Fournal，2000,31（3）：161-168
[3] W.Zhou。 一些新的精确时间间隔测量方法。 1977年会议录Ieee International Frequency Control Symposium，1997,418-421
[4] R.A.James，F. Gallgray。 Vhdl设计表达和合成Vhdl。 剑桥：哈佛大学出版社，2001
[5] C.Altera。 基于Sram的Lut器件的配置器件。 2002年。
[6] F.J. 数字设计原理与实践，2001。
[7] M.M.Mano。 数字设计，第3版。 Prentice Hall Usa，2002。
基于FPGA的等精度频率计的设计
摘要
为了克服传统频率计测量方式难以满足等精度测量的要求，一种基于FPGA的等精度频率测量方式应运而生。此次设计的系统模块都在Altera的FPGA芯片EP2C35F672C8中实现。 实验结果表明，该系统可以在整个频率范围内以相同的精度测量频率，测量误差小。 它实现了相同精度测量的要求。
关键词：FPGA；等精度；频率计
简介
频率测量在电子测量中是最基本和最重要的测量指标之一。频率信号具有很强的抗干扰性，并且易于传输，而且可以有很高的测量精度。因此，在实际工程应用中，对频率计的学习是非常重要的。常用的测量频率的方式有直接测量，周期测量，以及等精度频率测量等等。直接测量法是测量在时间t内的脉冲数量N，然后计算出单位时间内的脉冲数量，然后依次计算出待测信号的频率。直接周期测量方法是首先测量信号周期T的做法，然后根据信号的周期测量出信号的频率。然而，这两种方法在测量待测信号的频率中将会产生1%的误差。因此在实际频率测量中受到一定的限制。基于这种测量原则，我们很容易发现，直接频率测量方法仅适用于高频测信号的测量，而且周期测量方法也是仅仅适用于低频测量方法。然而对于等精度测量方法而言则可以将两种情况都考虑进去。等精度测量方法与前面的两种测量方法相比较而言，最大的优势就是可以实现在整个频域内的频率测量有相同的精度。
2.等精度频率计的测量原理
等进度测量方法又称为多周期同步测量方法。其最突出的特征是其实际门限时间并不是固定值，而是其值会随着所测量的频率信号的变化而变化，并且其门限时间一般设置为所测信号的整数倍。在测量时间允许的范围内，我们同时对标准时钟信号的脉冲进行计数，然后通过数学公式计算出所测量的频率信号的频率值。尽管门限时间是测量信号的整数倍，这样能消除plusmn;1%的测量信号的误差，然而，却在同时也造成了测量信号的plusmn;1%的误差。图1就是等精度频率测量方法的原理图。
首先，控制电路给出门限信号，但是计数器直到所测量的信号的上升沿到来时才开始计数。然后，两个计数器开始对所测量的信号和标准脉冲信号进行计数，直到测量信号的下降沿的到来才停止计数，这就是一个完整的计数测量过程。计数器的打开和关闭的时间完全随着测量信号的改变而改变。
在图1中我们可以看到，门限时间不是一个固定的频率值，而是所要测量的信号周期的整数倍，并且随着测量信号的改变而改变，这种方式可以消除plusmn;1%测量信号的误差。从这种频率测量方法我们可以得出：
(1)
经过变形我们可以得出：
(2)
综合上面的分析，我们可以得到：
(3)
因为 ，，并且
所以：
(4)
从公式(4)我们可以看出，测量误差与被测信号的频率无关，仅仅与门限时间和标准参考信号相关。也就是说，等精度测量可以实现在整个带宽内的精度测量。门限时间T越长，其测量精度越高，对应的测量误差也就越小。因为石英晶振的稳定性很高，因此，对应的标准信号的误差也会很小，因此可以忽略。
3.等
全文共9285字，剩余内容已隐藏，支付完成后下载完整资料
资料编号：[142663]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
