英语原文共 7 页，剩余内容已隐藏，支付完成后下载完整资料
基于硬件/软件FPGA的大面积高分辨率CCD图像传感器驱动系统设计
陈颖、许万鹏、赵荣盛、陈香凝
1.中国设备科学院光电研究院，北京101416
2.电子薄膜与集成器件国家重点实验室，光电信息学院，
3.中国电子科技大学，成都，610054
4.第一遥感中心，国家遥感中心，北京，100076
*通讯作者：陈颖电子邮件：kensub@126.com
摘要：基于的硬件/软件现场可编程门阵列（FPGA）的KAF-39000大面积高分辨率电荷耦合器件（CCD）驱动系统被提出和论证，对于KAF-39000驱动系统的要求进行了分析。“微处理器与特殊应用集成电路（ASIC）芯片的”结构被实现为设计驱动器系统。 系统测试结果表明，随着0.87帧/秒的帧速率，获得的成像的模拟数据的双通道。水平时序和垂直时序的频率分别为22.9 MHz和28.7KHz，这几乎达到了24 MHz和30 kHz的理论值。
关键词：CCD图像传感器，驱动系统，FPGA，状态机
- 简介
面阵电荷耦合器件（CCD）图像传感器被广泛应用于如光学实时检测，数码成像、工业测量和航空摄影[1,2]等许多方面。与金属氧化物半导体场效应晶体管（MOSFET）发展阵列的制造技术使CCD传感器面积较大，更多的像素，和更高的分辨率在高精度遥感领域，无人机平台，和地球观测系统[ 3，4 ]等得到了越来越多的应用。尽管这样的高分辨率、高灵敏度的优势，广覆盖，一个大面积的高分辨率CCD驱动系统的设计是很难实现对其数量巨大的影像数据和复杂的时序安排[ 5 ]。
在本文中，提出了一个硬件/软件的现场可编程门阵列（FPGA）为基础KAF-39000大面积高分辨率CCD的驱动系统。通过设计的硬件电路对KAF-39000供电，而基于FPGA的硬件/软件系统是用来控制KAF-39000定时信号和图像数据流。测试结果表明，成像模拟数据为双通道，得到的帧速率为0.87帧/秒。水平时序和垂直时序的频率分别为22.9 MHz和28.7KHz，这几乎达到了24 MHz和30 kHz的理论值。
- KAF-39000驱动系统要求
KAF-39000是一个双输出，高性能的7216 times;5412 的CCD图像传感器，光敏像素设计在彩色和单色成像检测中被广泛应用，为了更好驱动KAF-39000，时序要求需要首先分析，KAF-39000有三种时序：帧定时、行定时、像素定时分为图1，图2和图3。行定时控制垂直时钟的驱动下从所述摄像区域传送到水平输出寄存器像素的垂直线。像素定时施加水平时钟的驱动下在水平输出寄存器中的像素传送到输出放大器。可以看出，垂直时钟信号（V1，V2），水平时钟信号（H1，H2），和三个定时信号的生成是用于驱动KAF-39000的基本要求，对于KAF-39000，它是整个系统的基础，选择合适的电源是非常重要的。表1示出了KAF-39000的偏置电压的要求。
图1.帧定时
图2.行定时
图3.像素定时
表格1.折光率与温度的关系：
- KAF-39000驱动系统设计
根据以上分析的要求，两种驱动信号、时序和电源信号，为kaf-39000正常工作必不可少的。此外，对KAF-39000曝光后，输出模拟图像信号弱，伴随着大量噪声。通过噪声滤波、电压钳、信号放大和模数转换，提取出真正的模拟图像信号，并将其转换为数字运算处理。所以，主要功能是为KAF-39000驱动系统所需的。第一部分，称为基本系统，产生2种驱动信号。其次，这就是所谓的成像信号处理系统，用于处理KAF-39000输出的模拟图像信号。
在本文中，“微处理器 芯片”结构实现系统集成和简化。整体系统设计如图4所示。Altera公司生产的EPF10K30ATC144 FPGA为整个驱动系统的微处理器。在基本系统，由柯达公司生产的KSC-1000TG芯片用于产生时钟和定时信号。在图像信号处理系统、双输出的模拟图像信号，两片由模拟设备公司生产的AD9845进行处理。控制位被分发到选定的芯片（KSC-1000TG 或 AD9845）由FPGA来控制它们的工作状态。运算放大器电路精确生成KAF-39000和芯片上需要的偏置电压。
图4.KAF-39000整个驱动系统设计
图5.传感器板及处理板的设计图
在实践中，为了整合系统，2个印刷电路板（印刷电路板）的传感器板和处理板的设计，以实现上述功能，如图5所示。CCD传感器放置在传感器板基板，运算放大器电路为传感器和ASIC芯片提供电源。在处理板中，FPGA，KSC-1000TG和两个AD9845芯片被集成在一起。
两板连接的低电压差分信号（LVDS）连接器。电源信号由传感器板传送到处理板，驱动所有芯片正常工作。所产生的KSC-1000TG定时信号转移到相反方向的CCD传感器。CCD传感器的曝光后，两通道模拟影像信号传送到AD9845S处理。特别是，LVDS接口驱动电路是必要的转换晶体管-晶体管逻辑（TTL）电压LVDS格式。
3.1传感器板的设计
图6所示的传感器板示意图。外部电源供电电压为20V，5V为整个系统的起源。运算放大器电路组成的反相和非反相放大器采用OP213FSS用于外部电压需要。LVDS接收器转换成LVDS信号输入的TTL格式，然后垂直时钟驱动器和水平驱动时钟分别提取垂直和水平的时钟信号。当曝光被触发，时钟信号将驱动的双模拟成像信号（vout_left和vout_right）从CCD出口帧由帧导出。经过保护电路的传输后，双模拟成像信号被传送到来自连接器的下一处理板。
图6.传感器板示意图
3.2处理板的设计
图7所示的加工板示意图，硬件描述语言是通过JTAG下载器下载并在FPGA解码，由三个串行控制位（SDATA，SLOAD和SCLK）控制3 ASIC芯片。 SLOAD是使能信号;当SLOAD信号为是的时候该芯片准备工作，SDATA是被插入在三个ASCI芯片寄存器的串行数据比特流。SCLK是写SDATA串行位的时钟信号，它不同于KSC-1000TG和AD9845，通过KSC-1000TG产生的垂直和水平定时信号由LVDS驱动电路解码并传送到传感器板。从传感器板接收的模拟摄像信号进行处理并转换为数字心哈皮在AD9845.数字imagingsignals用于下一阶段的采集和存储。应当指出的是，系统的晶体振荡器被提供给用于FPGA的原始时钟信号。
图7.加工板示意图
- FPGA的软件设计
FPGA是处理板的关键。功能是写“控制位”的ASIC芯片的寄存器，以确定如何使芯片工作。Altera硬件描述语言（HDL）是本文中使用的代码。图8显示了AHDL代码结构组成部分的定义部分和主。定义部分定义了五类：输入和输出端口、寄存器配置常量、状态机、全局变量和局部变量，主要包括以下六个模块。
图8.AHDL代码结构
4.1像素时钟生成模块
该模块的主要功能是产生一个内部的基准像素移动的时钟，水平和垂直像素移动的时钟同步。它可以实现由外部晶体振荡器提供的系统时钟分频。
4.2三线串行位模块
首先，输入三线串行位在模块解码，以确定启用哪个芯片。然后，三线串行比特（SLOAD，SDATA和SCLOCK）解释及插入到选定的芯片。该模块的工作流程如图9
图9.三线串行位模块的工作流程。
4.3全局复位模块
全局复位信号在本模块生成。工作时，FPGA的所有寄存器和触发器初始状态处于关闭。其目的是在不可预知系统崩溃的情况下为系统提供一个备份复位功能。
4.4最小曝光时间生成模块
在本文中最小曝光时间是1ms，CCD的曝光时间是1ms的整数倍，产生的最小曝光时间是有利于控制和更精确的改变曝光时间，最小时钟通过计数时钟PIX获得。
4.5曝光时间控制模块
在这里有两种方法来控制曝光时间，外部输入信号D [0:13]用于控制未正常使用的曝光时间，主要方法是定义一个多的最小曝光时间，并确定曝光触发时刻。所以很容易控制用户的曝光时间。
4.6状态机模块
状态机模块是非常重要的，决定了ASIC芯片的工作。该模块的功能是写“控制位”在ASIC芯片的寄存器之间切换的状态机。有两种状态机，一个叫登记状态机，和“Clocking_SM”。的登记状态机包含KSC-1000TG和AD9845所有寄存器。寄存器的配置常数被状态机切换到全局变量。最后，将全局变量的值插入到相应的芯片中。图10显示了状态机在AD9845程序切换。
另一个Clocking_SM状态机是由含有六个状态机的CCD传感器组成，分别为iclear_all，安装，trig_hold、集成、冲洗，和frame_transfer。六个开关状态的不同对应不同状态的CCD传感器，所以很容易通过改变状态机的配置控制CCD传感器。
图10.AD9845状态机中程序切换。
- 实验和测试结果
在硬件和软件设计的基础上，对传感器及处理电路板进行了绘制、打印和测试。测试环境如图11所示。数字万用表（海地DT9205A ），直流稳压电源（龙威TPR3003-2D），数字示波器（JINGCE JC1102TA），及模拟示波器（ATANA DK020）在试验中使用。测试结果分别是在图12和13。在图12（a）中，水平时钟信号产生的频率为22.9MHz，而垂直时钟信号显示在图12（b）中频率为28.7KHz，这是几乎达到理论值的24MHz和30KHz。双模拟成像信号输出显示在图13，0.87帧/秒的帧速率接近最大值0.9帧/秒。
图11.KAF-39000驱动系统测试环境
图12.生成定时信号：（a）水平时钟信号和（b）垂直时钟信号
图13.输出模拟成像信号：（a）左声道和（b）右声道
- 结论
总之，对于大面积高分辨率的CCD KAF-39000 提出了基于FPGA的硬件/软件驱动系统。对于KAF-39000的定时和电源的要求进行了分析。“微处理器 ASIC芯片”的结构是为系统设计实现。然后设计传感器和处理板并且随后制造。特别是对作为该系统的控制器FPGA软件设计进行了详细的说明。最后进行了实验及测试。结果表明，用0.87帧/秒的帧速率，获得成像模拟数据的信道。水平时序及垂直时序的频率分别为22.9 MHz和28.7KHz，这几乎达到了理论值24 MHz和30 kHz。可以得出结论，基于FPGA的驱动器系统满足CCD驱动的要求。
空间目标外姿态测量系统中线阵CCD的数据采集与存储
李静，
自动测试与控制系
哈尔滨工业大学
哈尔滨，黑龙江省中国150001
自动测试与控制系
哈尔滨工业大学
哈尔滨，黑龙江省中国150001
摘要：数据采集和存储在空间对象的外姿态测量系统中是尤为重要的，基于CPLD（复杂可编程逻辑器件）及DSP的数据采集的线性CCD（电荷耦合器件）的存储系统的设计。以用TCD1708d芯片设计的外姿态测量系统为例，分析了线阵CCD的驱动原理。并介绍了采集与存储用CPLD和DSP的线阵CCD数据的实现方法。实验结果表明，该系统具有较高的可靠性、灵活性和通用性。
关键词：线阵CCD; 数据采集; CPLD; DSP
- 简介
CCD是一种新型的半导体器件集成光电转换、电荷、电荷转移，其发展在第二十世纪七十年代初。具有体积小、分辨率高、输出噪声低、动态范围宽、精度高、稳定性好等特点。它分为线阵CCD和CCD按阵列形式。线阵CCD已经在非接触式测量的各个领域广泛应用。快速（五百米口径球面射电望远镜）项目采用线阵CCD检测空间三维标记实时运动药水。清华大学生物医学系应用线阵CCD三维测量定位在计算机辅助手术系统。在多线性CCD的空间目标外姿态测量系统，它是重要的线阵CCD数据的快速采集和存储。本文介绍了采集与存储用CPLD和DSP的线阵CCD数据的实现方法。利用CPLD的可编程性，线性CCD脉冲驱动时序通常可以得到线性CCD的工作。数字信号处理器具有高速、高稳定性、高精度、高集成度，保证了数据存储的快速、正确。
- 对空间对象的外姿态测量系统的工作原理
图1为空间物体的外部姿态测量系统的示意图。在空间测量对象上安装了发光二极管（发光二极管）的合作目标点。光信息的点目标图像在CCD的光敏面通过光学成像系统。三线性CCD可以确定空间目标点的坐标。三点坐标可以确定空间目标的姿态。
图1.空间物体外姿态测量系统的原理图
3.线性CCD数据采集与存储
A.系统硬件组成
该系统主要由CCD、AID、DSP和PC组
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[146103]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
