英语原文共 10 页，剩余内容已隐藏，支付完成后下载完整资料
1.58 GHz三阶CMOS有源带通滤波器设计
以及改善通带平坦度
IEEE会员：李孟林，李希顺。IEEE：清光光电子研究员
摘要
本文提出了三阶带通过滤器（BPF），实现了0.58%到0.44%区间，1.58 GHz（不包括接触垫，是可用空间波长在1.58 GHz），使用标准的0.18 um CMOS单聚合物六金属技术。调查文献显示，这种BPF每个谐振器的原型具有最低标准化面积的BPF。合成传输线，用于这里的主动BPF实现了小型化原型。此外，本文描述了可以使通带相等的改进的复合交叉耦合nMOS谐振器。测量和模拟数据之间的差距以8％3dB误差带宽验证三阶滤波器响应是否在1.58 GHz。插入损耗在中心频率为0.68 dB，通带波纹为1.24 dB，主动BPF消耗1.8 V电源时为8 mA。
索引术语：有源带通滤波器（BPF），CMOS，通带纹波，传输线（TL）
一，引言
现代无线通信正在降低成本，并且越来越多地使用紧凑型RF收发器。那么带通滤波器（BPF）在保持可接受性能的同时具有小型化，是最重要的挑战。半导体技术用于制造高度小型化的BPF，如集成无源器件（IPD）过滤器。这些BPF必须具有低带内损耗、高带外抑制和窄通带、确保良好RF频段的选择性和排除潜在干扰RF收发器。在本文中，提出了两个参数以评估BPF的性能的小型化和可接受性。第一个因素是每个标准化面积谐振器（APR），表示为：
（1）
其中和分别是BPF的物理区域和中心频率处的自由空间波长,N表示BPF中谐振器的数量。（1）中的APR是测量谐振器的小型化的参数，根据需要在BPF中使用。例如，APR为0.0001%表示可以在1.0％times;1.0％的范围内实现一个谐振器。第二个因素是在传输系数（BOT）的幅度上的归一化的3dB带宽，表示为：
（2）
其中是BPF通带的中心频率，是BPF中心频率处的传输系数的大小。 （2）中定义的BOT表示RF频带选择性，与谐振器的固有品质因子相结合。通常，由高质量因子（因子）的谐振器构成的BPF可以实现，其接近窄3dB的带宽，并且因此具有低的BOT值，产生BPF可接受的性能。如图1，其中包括覆盖1.58至65 GHz频率的原型，从至少两个谐振器构建的单片BPF绘制APR的BOT。统计资料图1指的是在小信号操作和基于硅的IPD技术，这个工作中的标准包括CMOS和GaAs，HEMT（pHEMTs），GaAs HBT，GaAs异质结场效应晶体管（HJFETs），微机电系统（MEMS）和薄膜体声波谐振器（FBAR）。例如，包括七个谐振器的FBAR滤波器具有1.8dB的输入损耗、60MHz的3dB带宽和1.96GHz的中心频率，大小面积为0.56mm。基于（1）和（2），APR为3.42*0.001%，BOT为0.037。如图1所示，这些原型显示出对于高频电路小型化和频率选择性，具有最低APR和BOT的滤波器设计的需求。
统计资料有三个类，分别是：1）由矩形符号表示的被集中元素和传输线（TL）构成的被动BPF； 2）具有总元件和晶体管以减少损耗的BPF设计，以点表示的基于块状的主动BPF；3）BPF，其中谐振器由TL和晶体管组成以补偿损耗，被认为是基于TL的主动BPF，由三角形符号表示。总之， 图1显示了标准CMOS技术中实现的无源BPF，其典型BOT高于0.25。这个结果表明，典型的CMOS或GaAs工艺严格限制了高带宽和窄带宽滤波器的设计。然而，基于半导体的FBAR无源滤波器具有最低的APR（5.43 *0.00001%和3.42*0.001% ），相对于较低的BOT值（0.038 和0.037），分别表现出BPF小型化与滤除功能之间的最佳平衡。有源BPF具有最低的BOT（0.0276），其输入损耗为2.8dB，1.3GHz的3dB带宽和65GHz的中心频率，并且通过有源电路设计来补偿实现了带宽在无源器件中发生损耗的增强。尽管有源滤波器可以实现比无源滤波器更低的BOT，但是主动方法的通带噪声系数（NF）在图1中不容易观察到。如图1所示，比被动方法要高。有源器件产生额外的噪声功率，以影响通带中的信噪比。此外，这项工作中基于TL的主动BPF具有比基于主动BPF更低的APR值。图1中所示是基于块的主动BPF（点）和基于TL的主动BPF（三角形）都收敛到FBAR滤波器。
本文提出了一种基于TL的三阶主动BPF的设计，其性能由其APR 8.51*0.001%和BOT（0.087）指定，接近商业FBAR设备[18]。第二部分将介绍在基于TL的活动BPF中使用的合成TL的指导性特征。第三部分和附录将介绍主动补偿网络的设计方法。第四部分介绍了使用标准0.18mu;mCMOS单聚六金属（1P6M）技术实现的原型测量。
第二章 简易补充导线输送线（C-CCS TL）
如图1所示,本文采用了片上合成TL，即所谓的C-CCS TL。传统的互补导线（CCS）TL [19][20]包括单元电池。其尺寸远小于在工作频率下的导向波长。如图3（a）所示，设计师可以将CCS TL在平面上弯曲，以减少芯片面积。据报道，许多原型[21[22][23]证明了CCS TL的优势。面积缩减因子（ARF）是基于CCS TL定义的[19]，与周期性[P]成反比，如图4所示的设计指南，表明CCS TL的品质因子（Q因子）与特定阻抗特性范围内的周期成正比。为了同时提高ARF和Q系数，C-CCS TL是从常规CCS TL开发的。如图3（b）和（c）示：描述出了C-CCS TL，其中多个信号线被限制到单位单元。如图2（b）所示：在不影响C-CCS TL的Q因子的情况下小型化的可能性是存在的。
如图3所示，所有CCS TL都采用图1中的单元。 周期性为，宽度为方形开口，网格接地面中，宽度为信号线。在图3（b）和（c）中，单位单元中的多个信号线之间的线间距S为1.2mu;m。标准的0.18mu;m CMOS 1P6M技术涉及六个金属层。如图2（a）所示：信号线由顶层金属层Metal-6实现，厚度为2.39米。网格接地平面由Metal-1到...的金属层制成金属-4，厚度为4.53mu;m。如图3所示中的三个CCS TL中的每一个物理长度是1920.0微米。如图3（a）显示了由64个格子组成的常规CCS TL。如图3（b）和（c）所示，具有包含四条信号线的单位电池，M= 4，由16个格子组成，占据图1中常规CCS TL所占据的面积的四分之一。如第二章图3（a）所示，减少周期可以增加ARF。此外，对于C-CCS TL，增加，单位单元中的单行数可以增加ARF。因此，C-CCS TL可以比常规CCS TL拥有更小的单片微波集成电路（MMIC）面积。如图3（b）所示，其中显示曲折形成C-CCS TL，信号轨迹曲折，并在单元格中折叠成发夹形状。在图3信号轨道具有螺旋形C-CCS TL的图3（c）螺旋形式，虽然图3（b）和（c）给出具有相同数量的信号M的C-CCS TL，对于固定物理长度和面积，在一个周期内，不同的轨道布置产生不同的引导特性。
CCS TL的特点如图3（a）所示，进行一系列数值分析，通过使用ANSYS高频结构模拟器（HFSS）v12进行全波电磁仿真来评估广义双端口散射参数（参数）。将由HFSS v12计算的散射参数代入等式（7）和（8）[18]，产生包括特征阻抗（）和复传播常数（）的引导特性，其等于，其中和分别是TL的相位和衰减常数。
如图4所示给出了图1中CCS TL的模拟引导特性。如图3所示，包括特征阻抗（），慢波因数（SWF），质量因子（Q因子）和每个导向波长的归一化传播损耗（）。SWF定义为，其中是自由空间相位常数，Q因子定义为。如图4所示，三角形的顶点和正方形表示图1中的常规CCS TL。如图3（a）所示，图1中的曲折形成C-CCS TL。图3（b）和图1中的螺旋形成
C-CCS TL。如图3（c）所示：由于低频下的波导效应导致欧姆损失CCS TL的总损耗，图3中，的虚部为零，实部为负。如图4（a）所示，螺旋形C-CCS TL的，的实部为1.58 GHz，实部为133.12Omega;，几乎是常规CCS TL和曲折形成C-CCS TL的两倍。如图4（b）所示，螺旋形C-CCS TL在1.58GHz下的SWF最高为2.55，超过准TEM TL的理论极限A。该值是介质（IMD）的相对介电常数的标准0.18 m CMOS 1P6M技术。例如4：传统的CCS TL的SWF也超过了，接近螺旋形成C-CCS TL的SWF。曲折形成C-CCS TL的螺旋形C-CCS TL的SWF最低。如图4（b）所示，螺旋形C-CCS TL在1.58 GHz时具有最高的Q因子，曲折形成最小。螺旋形C-CCS TL具有最高的SWF和Q因子。因此，螺旋形成的C-CCS TL在图1中具有最低的归一化传播损耗。如图4（c）所示：然而，曲折形成C-CCS TL具有最低的SWF和因子，尽管图2中的C-CCS TL的面积和结构参数都相同。如图3（b）和（c）所示，不同的轨道布置使得螺旋形成的C-CCS TL能够产生比曲折形成的更高的和更低的归一化的传播损耗。与该图中比较，图4（c）表明，螺旋形成的C-CCS TL可以同时改善小型化并减少归一化的传播损耗。因此，可以在不影响性能的情况下小型化基于螺旋形成C-CCS TL的活性BPF。
如[25]中所述，皮肤深度与频率的平方根和图中的曲线成反比。如图4（c）所示绘制了CCS TL传播损耗的频率依赖关系。传播损耗的频率依赖性会扰乱有源BPF的通带平坦度。第三部分将介绍一种设计方法，可以增强片上基于TL的谐振器的Q因子并保持有源BPF的通带平坦度。
第三章 主动补偿网络的设计，以维护主动BPF的PASSBAND平坦度
如图5展示了使用标准的0.18um CMOS 1P6M技术实现的三阶主动BPF的架构。三阶有源BPF由三个复合并联谐振器组成，它们从i=1到i=3编号，并且集总耦合电容器。偏置电路被设计为包括pMOS电流镜以将漏极电流提供给复合并联谐振器。复合并联谐振器基于CCS TL和nMOS交叉耦合对。 CCS TL的两个端子和nMOS交叉耦合对的两个漏极端子连接并对应于图1中的节点。由于由nMOS交叉耦合对提供的寄生电容是复合并联谐振器的一部分，因此CCS TL的长度小于，其中是所使用的CCS TL在谐振的引导波长频率，节点处的电压被施加到图5中的复合并联谐振。
复合并联谐振器单端不间断地运行。因此，图1中的节点之间的信号5是差分模式和共模信号的叠加[5]。在nMOS的两个漏极端子之间交叉耦合时，差模激励产生负电导以补偿复合并联谐振器的损耗，并且共模激励导致负载。在谐振频率下，CCS TL（或nMOS交叉耦合对的两个漏极端子）的两个端子之间的相位差为180°。在复合并联谐振器[5]中，差模信号优于共模信号。因此，nMOS交叉耦合对的两个漏极端之间的导纳为，的实部等于，其中为nMOS晶体管在小信号运算中的跨导。CCS TL的两个端子之间的导纳为，CCS TL等效于具有平行电导，的实部代表并联谐振器的选择性，是的实部 的实部取消了图中适当的的实部。如图5所示谐振频率和复合并联谐振器的Q因子得到增强。然而，图1中的CCS TL的欧姆损耗，如图4（c）所示导致的实际部取决于频率，但负电导是常数。复合并联谐振器[5]的总输入电导变得频率依赖，并且有源BPF的通带平坦度受到干扰。当并联谐振器的电导在所有频率处都是恒定的零时，BPF的响应的特征在于具有各种通带波纹的切比雪夫响应[26]。因此，为了使通过频率实部的通带扰动最小化，必须满足（3）：
（3）
如图4（c）所示，CCS-TL损失的导数为负，因此导数也为负。因此，必须修改有源补偿网络以产生频率依赖性与正导数，以满足（3）。
如图6（a）所示，基于TL的谐振器由CCS TL和具有电容的集总电容器组成，等效电路如图6所示。如图6（b）所示，主动补偿网络包括nMOS交叉耦合对和两个相同的退化负载。通过与具有电容的并联电容器连接的短路CCS TL实现简并负载被插入在nMOS晶体管的源极端子和地之间。图6（c）表示图6的等效电路。图6（a）和（b）。退化负载的等效电路表示为由电感，电阻组成的并联谐振器。从nMOS晶体管的源极端子看的退化负载的输入阻抗由定义，可由表示。图1中的节点。图6中组合了基于TL的谐振器。图6（a）具有图1中的主动补偿网络。如图6（b）所示，形成复合并联谐振器。在谐振频率下，节点之间的相位差等于180°，如图1所示。图6（c）可以由下式表示：分别是nMOS晶体管的栅极和源极端子之间以及漏极和源极端子之间的电容。在（5）中，的实部是频率依赖性的，的导数由退化载荷决定。退化载荷的适当设计使实部的导数为正，并接近实部的导数。因此，可以使主动BPF的通带干扰最小化：
（4）
将式（4）代入（5）得到的实部，通过微分的实部得到的导数。
（5）
为了验证（4）和（5）的有效性，图1中的基于TL的谐振器。图6（a）和图1中的主动补偿网络。如图6（b）所示是基于标准的0.18mu;m1P6M CMOS技术设计的。在BPF设计中，复合并联谐振器的谐振频率为1.58 GHz。为了实现具有最高小型化和可接受性能的TL型有源BPF，采用具有限定在一个周期中的四条信号线的螺旋形C-CCS TL为其结构参数。如图2（b）所示：分别为90.0和78.75mu;m。宽度W
全文共8497字，剩余内容已隐藏，支付完成后下载完整资料
资料编号：[143023]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
