英语原文共 7 页，剩余内容已隐藏，支付完成后下载完整资料
基于介质集成悬置线技术的慢波鼠种族耦合器
摘要——本文提出了一种利用介质集成悬置线（SISL）技术的慢波鼠种族耦合器。
双面互连带状线（DSISL）用于进一步减少悬置线电路的损耗。利用DSISL概念，提出了一种基于修改后的曲折线配置的慢波结构。由一个单元电池的三个参数的简单电路拓扑构成，可以分别控制所提出的慢波DSISL的特性阻抗和慢波因子。利用提出的慢波DSISL，已经通过标准印刷电路板工艺设计和制造了1.5 GHz的鼠类耦合器。实现了90.5％的尺寸减小，小数带宽为26.5％。受益于SISL技术，所提出的慢波鼠类种族耦合器是自包装的，具有成本低，重量轻的优点。
索引词——双面互连带状线（DSISL）；大鼠种族耦合器；慢波；介质集成悬置线（SISL）。
I 介绍
鼠种族耦合器是微波和毫米波电路和系统中的重要组件，它们广泛用于平衡混频器和放大器。在文献[1]-[12]中，已经研究了用于减小尺寸的耦合器，并取得了良好的性能。在[1]中提出了一种通用的混合环，其截面长度为，n为整数。在[2]中提出了一个鼠种族耦合器的例子。3-dB混合环的这种通用设计方法导致了许多新设计[3]。周期性慢波结构通常由许多具有级联连接的次要单元组成，例如使用不连续微带线的慢波结构[4]，电容器负载[5]，电磁带隙单位单元[6]，合成共面波导 （CPW）[7]，席夫曼节，并联开路短截线[8]，[9]，以及其他周期性慢波结构[10]-[12]。具有周期性的慢波结构具有与统一对应物相似的电路模型，这使得设计过程直接直观[7]。
以前的设计[1]-[12]都是基于微带结构的，它们使用单层或双层印制电路板（PCB）蚀刻工艺。与微带线相比，悬置线[13]-[15]具有更高的功率处理能力和更弱的色散。由于大多数电场分布在气腔中，因此损耗和有效介电常数都非常低。然而，传统的波导悬置线电路[13]-[15]需要基本的机械外壳和组装，这导致出现了体积大，重量重和制造成本高的缺点。为了克服这些缺点，提出了介质集成悬置线（SISL）技术[16]-[18]。
在文献[17]中，引入了双面互连带状线（DSISL），并用于实现低损耗的简单分支线耦合器。本文对DSISL结构进行了进一步分析，包括传播常数，电场分布以及DSISL和单层SISL之间的损耗比较，这进一步证明了DSISL在低损耗和高功率方面的更好性能。在DSISL结构的基础上，通过采用曲折线状的级联高低阻抗DSISL，提出了周期性慢波DSISL。与文献[18]中的单层慢波SISL相比，互电容更大，这导致了更高的慢波因子（SWF）。提议的慢波DSISL的特性阻抗和SWF可以分别调整，从而确保了慢波电路设计的灵活性和效率。基于提出的慢波DSISL，我们设计并制造了1.5 GHz的鼠类耦合器。该耦合器的电路面积是传统耦合器的9.5％，带宽也达到了26.5％。此外，与具有金属腔体外壳的传统悬挂线路电路相比，使用标准PCB工艺制造的SISL鼠形种族耦合器的成本极低，重量也较轻[13]-[15]。此外，它具有多层结构的自包装特点。
本文的组织如下。在第二部分中，分析了DSISL结构，并证明了与单层SISL相比损耗的减少。研究了所提出的慢波DSISL结构的特性，并设计了慢波DSISL大鼠种族耦合器。第三节给出了慢波DSISL鼠种族耦合器的仿真和测量结果，结论在第四节中给出。
II 电路及分析
图1显示了使用SISL技术的拟议鼠类耦合器的3-D视图。五个双面PCB层构成了所提出的的SISL耦合器电路。基板的第二层和第四层，即基板2和基板4是空心的矩形，将形成悬挂线结构的气孔。G1至G10是金属层，而G2和G9是悬浮线路的接地层。主电路设计在G5和G6层上。在本文中，图1所示的基板选择如下：衬底1，衬底2，衬底4和衬底5的材料是FR-4，其介电常数为4.4，损耗角正切为0.02，厚度为0.6mm。基底3的材料是Rogers 4003C，其介电常数为3.38，损耗角正切为0.0027，厚度为0.203mm。悬置线结构中需要的两个气腔的高度为0.6毫米，即基板2或基板4的厚度。
由于悬置线结构的优势，SISL的损耗已经非常低。为了进一步减少损耗，在设计中使用了DSISL结构，如图2（a）所示。G5和G6的信号层通过通孔连接，因此，实现了良好的电连接。作为比较，图2（b）所示为单层SISL的结构。为了比较这两种类型的传输线的性能，使用HFSS软件分别模拟了DSISL和单层SISL形式的70.7Omega;均匀传输线。根据[19]中给出的提取方法，可以通过以下公式计算相位常数beta;和衰减常数alpha;：
（1）
（2）
图3分别画出了DSISL和SISL的相位常数和衰减常数。相比单层SISL,DSISL的相位常数和衰减常数均较小。图4给出了两种结构的电场分布。与单层SISL相比，在DSISL结构中，更多的电能分布在气腔中。因此，DSISL结构中的损耗较低，并且有效介电常数也较低。为了进一步验证DSISL结构中的损耗降低，使用HFSS软件模拟图2中所示的两种类型的均匀传输线，前提是必须选择DSISL和SISL的物理长度作为引导1.5 GHz的波长。金属层设置为铜，厚度为0.017 mm，电导率为5.8times;107 S/m。使用（3）式计算绘制出了图5的损耗值。
（3）
在0.5至2.5 GHz范围内，DSISL的模拟损耗小于单层SISL，这在损耗降低方面验证了DSISL的良好性能。从理论上讲，当基底3具有较高的损耗角正切值时，损耗的减小将更为明显，因为介电损耗也会由于电磁场的分布而减小。此外，DSISL结构比SISL具有更高的动力处理能力。
弯折线是减小电路面积的好选择[20]。本文基于DSISL概念，提出了一种曲折线配置的慢波结构，如图6所示。为减少慢波传输线的损耗，设计了G5和G6的电路模式相同，并且通孔用于连接两个金属层，就像图2（a）所示的DSISL结构一样。与传统的均匀曲折线不同，所提出的慢波DSISL由级联的高低阻抗部分形成，并且间隙很小，有助于实现所需的慢波效果[18]。如图6所示，所提出的慢波DSISL由多个简单的晶胞组成，它们仅具有W，S和L这三个可控制的参数。低阻抗DSISL的宽度和长度分别表示为 W和L。为了简化设计，两个相邻的低阻抗DSISL的间隙和高阻抗DSISL的宽度都用S表示。文献[9]中的慢波结构由曲折线的席夫曼截面和分流开路短截线组成的不同，本文提出的慢波DSISL由窄缝的曲折线组成。此外，本文使用具有通孔连接的双层金属层，这与文献[9]中的单层结构不同。此外，与文献[9]中的四个参数相比，所提出的慢波DSISL仅使用一个单位单元的三个可调参数。
图7绘制了所提出的慢波DSISL的电场线。图8给出了所提出的慢波DSISL的等效电路。如图6（a）所示，由于相邻的低阻抗DSISL之间的间隙小得多，即S小得多，所以将产生互电容。如图7和8所示，该互电容由两部分组成。一部分是Cm1的互电容，它是在G5或G6的同一层相邻线之间产生的。另一部分是Cm2的互电容，这是由G5和G6不同层之间的交叉线引起的。这样，总互电容将为Cm = 2（Cm1 Cm2）。如图8所示，串联电感用L1表示，DSISL对地的电容用Cg1表示。因此，特性阻抗ZC和SWF可以通过以下公式导出[9]，[18]。
（4）
（5）
（6）
（7）
（8）
其中Ct和Lt分别表示单位电池的总电容和电感。beta;S是所提出的慢波DSISL的波数，beta;0是自由空间波数，omega;是角频率。
与文献[18]中的单层慢波线相比，本文提出的慢波DSISL的互电容由于DSISL结构而更大，根据（4）-（8）式，可以实现更高的SWF 值。
（9）
同时，借助HFSS的EM仿真软件，还可以使用（1）,（2）,（8）和（9）式提取ZC和SWF [19]。以1.5 GHz的频率为例，在图9-11中分别绘制了特性阻抗（ZC）和SWF与S，W和L的关系。为了产生慢波效应，S的值应尽可能小。实际上，如图9所示，当S从0.1变到0.4 mm时，慢波DSISL的SWF和ZC几乎不变。ZC主要由W决定，如图10所示。当W变宽时，SWF的变化很小。
如图11所示，SWF主要是由L的数值所决定。当L变长时，SWF显著增加，而ZC几乎保持恒定。因此，所提出的慢波DSISL的ZC和SWF可以分别控制。提取的结果绘制在图9-11中，同时还可以验证（4）-（8）式中的计算。
使用提出的慢波DSISL技术，设计出了一种大鼠种族耦合器。常规的大鼠种族耦合器由三个70.7-Omega;lambda;/4部分和一个70.7-Omega;3lambda;/4部分组成。现在，我们选择适当的慢波DSISL代替常规的均匀线。首先，应确定S和W的值以产生70.7-Omega;特性阻抗。如图10所示，根据ZC和W之间的关系，将S的值选择为0.254 mm，以便于制造，而将W的值选择为0.85 mm。为使鼠种族耦合器紧凑，对于70.7-Omega;lambda;/4截面，我们选择六个L=4 mm的晶胞，对于70.7-Omega;3lambda;/4，选择了六个L=16.5 mm的晶胞。
图12和13绘制了70.7-Omega;不同电长度的慢波DSISL的模拟S参数和群延迟。S21快速下降的频率对应于截止频率。如上所述，L越大，SWF越高。但是，当SWF变高时，截止频率将降低[6]。这就是为什么截止频率针对不同的L值而变化的原因，如图12和13所示。对于L=4 mm的lambda;/4情况，截止频率约为20 GHz，远高于L=16.5 mm的3lambda;/4情况。对于70.7-Omega;慢波DSISL具有三个单位单元以及L=4 mm，在1.5 GHz下的模拟群延迟为0.07 ns。当慢波DSISL的电长度较长时，群延迟变大。
所提出的慢波DSISL鼠类耦合器的最终拓扑如图14所示。在激励总和端口（端口1）时，端口2和端口3将获得相等的功率，并且端口4被隔离。在激励差动端口（端口4）的情况下，端口2和端口3将获得相等的反相功率，并且端口1被隔离。在四个端口上从CPW到DSISL的过渡用于将DSISL的信号与外部SMA连接器连接以进行测量。
在气孔周围设计了通孔，该气孔构成了金属壁。参照图1，图2和图14，这些金属壁与G2和G9的接地层一起将提供电磁屏蔽效果，因此，可以实现优异的电磁干扰和电磁兼容性保护特性。这些通孔是镀通孔，其通过使用PCB的通孔电镀工艺来制造。这些通孔的电镀厚度大约是0.017mm。图14中所示的通孔1，通孔2和通孔3的直径分别为0.2mm、0.254mm和0.4mm。S 1的间距选择为1.4 mm。
在文献[9]中，由于3lambda;/4截面使用与lambda;/4截面相同的慢波尺寸，因此，鼠种族耦合器的3lambda;/4截面使用了两个弯曲截面。这使得板层安排有点困难。与文献[9]不同，在本文中，如图14所示，由于3lambda;/4截面与lambda;/4截面相比使用了不同的L值，因此设计和布局安排变得更加灵活，并且内部空间该电路可以充分利用，以进一步减小尺寸。
III 仿真及测量结果
所提出的的慢波DSISL鼠种族耦合器已使用标准PCB工艺制造。该慢波耦合器的电路面积是传统3lambda;/2电路的9.5％。SMA连接器的损耗和过渡已从最终测量结果中消除。仿真结果与测量结果吻合良好。图15显示了具有总和端口激励的鼠类耦合器的仿真和测量S参数。在1.31GHz至1.71 GHz（即26.5％的带宽）下，测得的S21和S31分别为-3.69plusmn;0.27dB和-3.48plusmn;0.18 dB。在此带宽内，测得的S11和S41均优于-19dB。
对于差分端口激励，仿真和测量的S参数在图16中给出。测量的S24和S34在1.28至1.72 GHz频率范围内分别为-3.74 plusmn; 0.32 dB和-3.68plusmn;0.34dB。在此频率范围内，测得的S14和S44分别低于-17.9 dB和-18.5 dB。图17分别显示了用于总和端口和差分端口激励的鼠种族耦合器的仿真和测量相位和振幅不平衡。对于总和端口和差分端口激励，在1.43至1.63 GHz范围内测得的输出相位误差均在plusmn;5°之内，而在1.34至1.7 GHz范围内测得的幅度不平衡度为plusmn;0.5 dB。所提出的SISL耦合器的损耗可通过以下公式计算。
（10）
如图18所示，从1.3到1.7 GHz，测得的慢波鼠-种族耦合器的损耗约为11％。我们给出了尺寸减小的鼠类耦合器的比较表，如表I所示。图19显示了制造的自包装慢波DSISL鼠类耦合器的照片。这种装配式耦合器的总尺寸为4.9times;4.38 cm2
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[237126]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
