应用于光电集成的大填充系数的新型高效光栅耦合器
摘要
本文提出了一种具有大填充系数和深刻蚀性能的新型高效光栅耦合器，用于绝缘体硅，脊形波导与光纤之间的近垂直耦合。经过分析和优化可以作为高效散射中心的深槽。实验得出通过模拟预测波长1550 nm和61 dB的3 dB带宽高达60％的耦合效率。在波长1546nm和3-dB带宽37.6nm处的峰值耦合效率为42.1％。
关键词：硅光子学，绝缘硅，光栅耦合器
1．介绍
与互补金属氧化物半导体（CMOS）技术兼容的绝缘硅（SOI）技术，是在一个硅光电路有源、无源电子和光子部件在一个硅光电路中强烈集成的理想平台。[1] 由于硅和氧化硅之间的高折射率，可以使得在SOI晶片中制造紧凑的亚微米级光波导。 然而，亚微米波导和光纤之间的模式尺寸之间严重的不匹配会导致它们之间耦合效率很低。
近来，一个实现高效耦合的有效方法是在光波导端部使用光栅耦合器[2] 。当光耦合到平面外时，光栅耦合器使得光子电路可以进行晶片刻度测试，并可与硅光子电路中的其他器件集成。在SOI中具有31％和1-dB带宽40nm的耦合效率的单一浅蚀刻光栅耦合器（填充因子=0.5，蚀刻深度为70nm），通过仿真预测耦合效率为37％[3]。当加入金底反射镜时，实验耦合效率提高到69％[4]。然而，这需要两个光刻步骤来形成带状波导和浅刻蚀加热耦合器。 为了在一个光刻步骤中制造具有波导的均匀光栅耦合器，可以进行深度蚀刻，这在大大增加制造容差的同时降低了成本。除此之外还提出用几种新颖的光栅结构来改善刻蚀深度甚至达到完全均匀刻蚀，例如在刻蚀之前沉积额外的覆盖层，[5]在光栅前端添加抗反射界面[6]并利用 光子晶体孔。[7] 扩大填充因子是深度蚀刻光栅克服耦合效率低和中心波长蓝移的有效方法。
采用CMOS兼容工艺制造具有大填充因子（填充面积= 0.85）的栅格结构，已经实现了TE偏振的-3.6d的耦合损耗[8]。然而，顶部硅层中的光栅和带状波导会被完全蚀刻到氧化物缓冲层。这种结构不能应用于进一步的电子工艺，例如铁注入或PN结形成。
在本文中，提出了一种具有大填充因子和深度刻蚀的新型光栅耦合器。讨论了大填充因子光栅耦合器的特征和实现高效耦合的原因。通过优化相关参数，模拟结果表明，预测出了高达60％的耦合效率和61nm的3-dB带宽。测量的耦合效率和3-dB带宽分别为42.1％和37.6nm。具有脊形波导的光栅耦合器在340nm顶部硅层SOI平台上，通过一个电子束光刻形成。脊形波导通过与大填充因子光栅耦合器的集成，深蚀刻到低板层厚度，可用于与高速光电子调制器和开关集成，[9-11] 同时总插入损耗减小，设备工作电信波长为1.55mu;m。
2．设计与模拟
数字分析了图1（a）中简化的二维（2D）模型。 该结构基于现有的具有340nm（n = 3.47）的顶部硅层和2mu;m的掩埋氧化物（BOX，n = 1.44）的SOI晶片。TE偏振和1.55mu; lambda;波长光束从波导入射，并由相对于垂直轴的芯径为10度和10度的光纤接收。光栅耦合器通过使用CAMFR [12]，基于本征模扩展方法的二维全矢量求解器进行设计。
从波导到光栅的光场传播将沿传播方向呈指数衰减，如P= P0 exp（-2az），其中a描述了与蚀刻深度和填充因子有关的光栅强度。[2]当输出光和另一部分作为主要的泄漏向下衍射到衬底中时，一部分光将向上衍射。对于均匀光栅（填充因子= 0.5），深均匀全蚀刻将增加光栅的不对称性和强度，从而提高光栅的衍射效率，并减少泄漏到基板中的光，但同时较高的背面反射到波导中，与高斯分布输出光束的较大模式失配和光栅区域中的较低有效折射率将基本上推断出耦合效率并导致中心波长蓝移。可以通过扩大填充因子来改善深蚀刻光栅的性能，首先这会改善透射特性，然后增加有效指数以将中心波长调整到1550nm。
为了在340nm的顶部硅晶片上的一个光刻步骤中制造具有光栅的脊形波导，光栅的蚀刻深度被确定为240nm，并且板层的厚度为100nm。根据布拉格条件，平面耦合的平衡时间应基本满足A = X / neff，其中A为真空波长，neff为入射波导模式的有效指标。考虑到耦合角度倾斜10度，求解模式，光栅周期为600nm，填充系数约为0.80，中心波长约为1550 nm。
如图1（b）所示，这种高填充系数（ff〜0.80）意味着在一个光栅周期中非常小的槽，其宽度大约为130nm宽和240nm深。传播到光栅中的光在光栅的前端处的每个槽界面处泄漏出来，并且由于小尺度的沟槽而被限制在槽中。图2给出了光栅中心沿传播方向z的电场强度分布，输入光场强度归一化。在槽的中心部分存在场强峰，界面处强度相对较低。 它表示光场部分局限在光栅槽中。 由于高折射率的硅/空气层，受限光将在槽的下界面处向上反射。优化的光栅耦合器结构的电场图如图3所示，可以清楚地看到，限制在光栅槽中的光场被有效地散射，并且泄漏到基板的光相对较低。因为非常小的槽作为高效散射中心，将引起高效光栅向上耦合。
由于蚀刻深度固定，可以适当地设计填充因子和周期。 图4（a）表示出了在光栅周期A = 600nm处随着填充因子（0.75-0.85）而变化的耦合效率。可以发现，在600nm的周期中，中心波长随着填充因子的增加而增加，耦合效率随填充因子而急剧变化，这是由于槽种类的有效指标和光限制能力。对于具有不同填充因子的其他光栅周期的附加仿真也揭示了这种特征。经过进一步的优化，通过如图1所示的仿真获得了在1550nm附近高达60％的耦合效率和61nm的3-dB带宽。如图4（b）所示，光栅周期为600nm，蚀刻深度为240nm，填充因子为0.78，尽管反射率在整个3-dB带宽下高达9％。
3.制作和测量
光栅耦合器和脊形波导结构使用Raith150电子束光刻（EBL）和感应耦合等离子体（ICP）干蚀刻法定义，并仅在一个标准的硅加工步骤中完成。光栅和脊形波导均为12-mu;m宽，并通过原子显微镜（AFM）测量，蚀刻为246nm，留下了94nm的板层。光栅的电子显微镜（SEM）图的顶视图如图5所示，光栅的周期和填充因子非常适合设计图案。
通过假设具有相同的输入和输出耦合效率的光栅，从光栅到光栅透射测量获得耦合效率。分别连接到激光器和光谱分析仪的两个劈开的单模光纤,相对于垂直轴线对称地位于输入和输出光栅上方10°的角度的位置。这里，输入和输出光栅通过与光栅区域共享相同宽度的宽波导连接，其传播损耗可以被忽略。作为波长的函数的耦合效率在图6中示出。可以发现，峰值耦合损耗在中心波长1546nm处具有约-3.75dB（对应于耦合效率42.1％），3dB带宽为37.6nm。频谱中不同的FP条纹对比度是由于宽波导两端的两个光栅之间的高背反射和多模干涉。相邻透射峰之间的波长间隔由波导长度和有效折射率引导模式组成。模拟和实验结果之间的差异可能是由于忽略的波形损耗，光栅侧壁粗糙度感应损耗以及光栅与光纤之间的刻面反射。
4.结论
提出了一种用于光电一体化的具有大填充因子的新型高效光栅耦合器。 光栅区域的狭窄和深沟槽导致高的光学限制，并且作为高效的衍射中心，因此实现了高效率的加工。 预测在波长1.55mu;m附近有高达60％的耦合效率和61nm模拟结果的3dB带宽。 波长1546nm处的峰值耦合效率为42.1％，37.6nm的3-dB带宽已经实现。
致谢
作者感谢半导体研究所半导体集成技术工程研究中心的杨福华和吉安的专家技术支持。
光栅波导作为绝缘体在纳米光子电路中的偏振分离器和高效耦合器上应用的方案
摘要
光栅波导在光纤和绝缘体上硅（SOI）纳米光子波导之间可以作为偏振分离器和有效的垂直耦合器。 通过该光栅波导，来自光纤的光可以有效地耦合到SOI芯片中，其中两个正交极化波被分离会沿着波导朝相反的方向移动。 根据我们的模拟，优化的结构可以为两个极化提供约50％的高耦合效率，并且在输出端口处具有超过70nm的大带宽和低于22dB的非常低的极化串扰。
索引术语:光栅耦合器，集成光学器件，偏振分离器，绝缘硅（SOI）技术，波导
1.介绍
由于硅芯和SiO2衬底之间的折射率差大，可以使用绝缘体上硅（SOI）纳米光子线实现高度集成且非常紧凑的光子电路。 然而，单模光纤（SMF）和SOI纳米线波导之间的有效光耦合在两个方面是不重要的。首先，SOI纳米线与SMF之间的较大的尺寸不匹配需要一个模式转换器（参见例如反向横向锥度[1]-[2]或一维（1-D）光栅耦合器[3] ）提高耦合效率。 第二，SOI纳米线电路由于双折射结构而通常是极化敏感的，而标准SMF中的光的偏振是随机的。因此，偏振相关损耗（PDL）将非常大，除非有些种类的极化分集系统[4]-[5]。
对上述两个问题的有效的解决方案是使用二维（2-D）光栅耦合器同时作为垂直模式转换器和偏振分离器[6]，其对于实现偏振无关光子集成器件非常有效[7]。然而，为了获得两个极化的高耦合效率，这种2-D光栅耦合器的设计和优化相对来说比较复杂[8]。与传统的1-D光栅耦合器不同，仅为一个极化提供了高耦合效率[9] [10]，我们在文中提供了一个基于一个1-D光栅耦合器的简单结构，用于两个极化。本装置不仅用于对于两个偏振具有高耦合效率的光纤到芯片耦合器，而且还用于具有高性能（例如，非常宽的带宽）的偏振分离器。在我们的方案中，来自输入光纤的正交偏振光垂直耦合到1-D光栅中并分别向相反的方向传播。然后可以将两个极化与偏振多晶系统中的偏振旋转器[5]一起使用，或者单独发挥它们自己的功能。
2.理论与结构
图1表示由SOI平台上的1-D光栅耦合器构成的结构。硅波导的厚度为260nm，光栅槽的蚀刻深度（a）固定为70nm，为了方便制造，填充因子选择为50％。来自输入光纤的光线倾斜地照射在光栅上（从光纤面的中心到光栅的垂直距离为1.5mu;m）。假设整个光栅被一些折射率匹配胶覆盖（具有与SiO2相似的折射率）。注意，在实际情况下，光纤具有圆柱形横截面，并且光栅耦合器沿着方向具有有限的宽度（通常约12m）。然而，由于光栅耦合器的宽度较大，耦合效率的预估可以通过使用2-D配置近似实际的三维设置来大大简化（如图1所示）（如果需要更高的精度，一些小的校正因子可以被引入）[3]。
对于无限长的光栅，其周期为布拉格条件可以由[8]
(1)
入射波矢量在（这里是波长）是相互的晶格向量，是导光模式在光栅波导（也称为波导波导）中的传播常数[8]，m是衍射级,是光的入射角。对于横向电（TE）和横向磁（TM）偏振，光栅波导的传播常数不同。图2显示了我们的结构的波矢量图（布拉格条件的直观表示），其中我们使用作为TE极化，用于TM极化。 从该图可以看出，当入射光的倾斜角度为1时，可以通过使用1-D光栅耦合器适当地选择将相同波长处的两个正交偏振分离并沿相反方向传播到端口A（左）和端口B（右）。在双工器设计[11]中可以找到类似的配置，其中两个波段被分离。
3.设计与优化
由于布拉格条件对于短光栅不是非常准确的，我们使用数字软件CAMFR（基于本征模扩展方法）[12]来设计和优化我们的器件。由于互易性的存在，当我们使用单模波导时，从SOI纳米线到光纤的耦合效率与从光纤到SOI纳米线的耦合效率相同[8]。 因此，我们从光栅耦合器的一个端口（TE条件下的端口A或TE条件下的端口B）发出标准化的平板波导模式（在1550nm），以激发衍射波。然后通过计算光纤的衍射场和基模场之间的重叠积分（在该字母中具有10.4mu;m的光束直径的高斯分布），从而获得从SOI纳米线到光纤的耦合效率[8]。
图3表示当改变光栅周期和光纤的倾斜角时两个偏振的耦合效率的模拟结果。在该图中，对于每组光栅周期Lambda;和倾斜角theta;，通过最大化每个极化的耦合效率来选择光栅边缘的光纤位移（P1对应于TM情况，P2对应于TE情况，参见图1）。
这里，掩埋氧化物（BOX）层的厚度最初设定为tbox=2mu;m, 光栅槽号为N=20. 从该图可以看出，在适当选择参数时，可以实现TE和TM极化的高耦合效率（超过50％）,例如theta;=15°，Lambda;=630nm(图三中的标记 )。注意，哪个偏振具有较大的耦合效率取决于1D光栅耦合器的结构（例如，芯的厚度和沟槽深度）。图4表示出了随着光纤位置的变化，具有不同凹槽编号的光栅的耦合效率。为了最小化PDL，我们选择两个极化曲线的交叉点（见图4中的实心圆）。从图4中可以看出，当选择N=16（相应的光栅长度约为10 m）和位移P1=3.9mu;m时，可以获得两极化的最大耦合效率。 BOX层的厚度也在1-D光栅耦合器的性能中起着重要作用[13]。适当选择在从BOX-衬底界面反射的波，使从核-BOX界面反射的波和从光栅向上衍射的波之间发生相长干涉。这里我们选择BOX厚度1.95mu;m，耦合效率接近50％。
全文共5939字，剩余内容已隐藏，支付完成后下载完整资料
资料编号：[143498]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
