2.4 GHz超低功耗亚阈值CMOS低噪声放大器
Lim Kok Meng, 1 Ng Choon Yong, 2 Yeo Kiat Seng, 1 and Do Manh Anh 1
1School of Electrical and Electronic Engineering, Nanyang Technological University, Nanyang Avenue, Singapore 639798
2MediaTek Singapore Pte Ltd, Ayer Rajah Crescent, Singapore 139964
收录于2006年8月9日
摘要：人们首次提出2.4GHz亚阈值CMOS低噪声放大器（LNA）采用电流复用技术。该电路为1050times;723，采用赫尔特的0.18射频CMOS技术。当供应为1 V 而功耗仅为650A时，用于模拟使用 Spectre reg;的放大器与推挽式配置相结合，则会产生9.8dB的增益，此时输入三阶截点（IIP3)为－2.7dBm，噪声系数为3.6 dB。copy;2007 Wiley Periodicals, Inc. Microwave Opt Technol Lett 49：743-744，2007；在线发表于威利跨学科网站（www.interscience.wiley.com）。DOI10.1002/ mop.22292
关键词：低噪声放大器，电流复用，亚阈值，低功率，CMOS
1 简介
CMOS器件被不断缩小至小于-1来满足日益增长的现代无线应用的需求。若将这些设备应用于更高的频率时，则需要减少其栅极氧化层的厚度，因此能够使栅极氧化层在较低电源供电的情况下工作。所以可以发现的是，有相当一部分通常工作在3 V供应左右的现代无线应用正逐步减少,同时对于1V以下供应的操作研究也很容易被调查到[1 - 3]。
迄今为止，采用共源配置的放大器广泛应用于接收机。对于高级设备技术节点，金属-氧化物半导体场效应晶体管（MOSFET）主要工作在饱和区。这通常可满足以下指标：低噪声，良好的线性，接收机系统必需的高增益；然而，低噪声放大器（LNA）电路消耗的电流一般较高[4,5]，这就导致了高功耗。在较低电源供
应的情况下，将这些设备与较小的技术节点相结合，通常能够降低放大器的线性度，这是因为信号的变化幅度产生有限的电压余量[6, 7]。
在早期的工作中[8]，电流复用技术在2.7 V供应的情况下已被证明比共源
设计具有更高的线性。这个待利用的低噪声放大器工作的良好区域在于短程通信，比如蓝牙reg;，其中最小的电力需要用来延长运行时间。在不断研究亚阈值技术的努力下，本文成功地展示了一个高线性度，1 V CMOS低噪声放大器。
2 亚阈值低噪声放大器
窗体底端
在MOSFET的电流-电压特性中，亚阈值区域存在的值小于热电压值。当设备被偏置成这样，它近似的和关系则由下式给出[9]，
（1）
类似的，它的跨导由下式给出，
（2）
如公式（1）所示，由亚阈值偏置MOSFET引起的漏电流与栅源电压成指数关系。由于接近零，一个较低的将会产生一个通常远低于1的。通过这样一个较低的值，我们可以从公式（2）中得出，可以被近似认为与漏电流成线性比例，因此会小于其饱和偏置对应值。在一个电路中，大的跨导需要保持高线性度，因此可以证明电流复用技术在亚阈值低噪声放大器的设计中是有用的。
如图1所示，相对于单个设备的，配置推挽拓扑结构的输入晶体管M1和M2能够提供两倍的。这就使得电路只需要消耗一半的电流，却能实现与典型的共源放大器产生的增益相同。利用电流复用技术[ 8 ]，整个电路的可近似利用公式（3）得出。流经PMOS和NMOS晶体管的电流稳定在值，因
此可以得出结论，在消耗同样电流的情况下，整体增益反而会被提高。
（3）
输入匹配网络由元素组成，实现同步噪声和功率匹配，广泛
应用请详见[10]。电容器提供栅极偏置之间的直流隔离。高阻抗载荷通过电感器和，以实现高增益，而电容器有助于调谐输出到期望的工作频率上。
图1 低噪声放大器原理图
3 结果与讨论
低噪声放大器电路为1050times;723，采用赫尔特的0.18射频CMOS技术。该电路的布局视图如图2所示。在1V的电源供应下，2.4GHz的低噪声放大器消耗电流650并实现了增益， ，输入回波损耗，，输出回波损耗，,输入三阶截点IIP3=（如图3所示）。
图2 低噪声放大器的布局视图
图3 低噪声放大器的输入三阶截点
表1表示的是这项研究与相同0.18技术节点的其他低噪声放大器之间的性能比较。从参考文献2可以看出了1 GHz的亚阈值低噪声放大器可以实现良好的性能。然而，实现这样的结果，难度将大大增加，同时会伴有较高的工作
频率。此项研究的低噪声放大器，除了消耗最小的电流外，还被认为是能够在2.4 GHz的频率下达到较高的输入三阶截点。双输入设备的使用使这个结果成为可能。在低噪声放大器中采用亚阈值操作的主要缺点是其明显较高的噪声影响[ 1，2 ]。这突出了射频应用亚阈值偏置的另一个困难。
表1 这项研究与近期报道的2.4GHz，0.18CMOS低噪声放大器的性能比较
4 结论
对于笔者来说，这是第一次对工作在2.4GHz亚阈值区域的电流复用1 V CMOS低噪声放大器偏置进行证明。在消耗电流650的情况下，该低噪声放大器实现了输入三阶截点是；然而，在该噪声放大器广泛用于大众市场的无线应用成为现实前，其更高的噪声影响需要进一步研究调查。
参考文献
1. Z.Y. Luo, S.C Rustagi, M.F Li, and L. Yong, A 1V, 2.4 GHz fully integrated LNA using 0.18 CMOS technology, Proc 5th Int Conf ASIC 2 (2003), 1062–1065.
2. B.G. Perumana, S. Chakraborty, C.H. Lee, and J. Laskar, A fully monolithic 260W, 1 GHz subthreshold low noise amplifier, IEEE，Microwave Wireless Components Lett 15 (2005), 428–430.
3. C.L. Hsiao, R.M. Weng, and K.Y. Lin, A 0.6 V CMOS low noise amplifier, Proc Circuit Systems Asia Pacific Conf 1 (2004), 277–280.
4. V. Vidojkovic, J. van der Tang, E. Hanssen, A. Leeuwenburgh, and A.van Roermund, Fully-integrated DECT/Bluetooth multi-band LNA in 0.18 m CMOS, Proc Int Conf Circuits Systems 1 (2004), 565–568.
5. J. Long and R.J. Weber, A low voltage, low noise CMOS RF receiver front-end, Proc 17th Int Conf VLSI Design (2004), 393–397.
6. L.H. Lu, H.H. Hsieh, and Y.S. Wang, A compact 2.4/5.2 GHz CMOS dual-band low-noise amplifier, IEEE Microwave Wireless Components Lett 15 (2005), 685–687.
7. W. Hu, Y.W Guo, Z.J Qiu, and L.X. Yang, A 1.2 V, 2.4 GHz, 0.18 m CMOS low noise amplifier, IEEE Int Conf Communications, Circuits Systems 1 (2002), 470–473.
8. A.N. Karanicolas, A 2.7 V 900 MHz CMOS LNA and mixer, IEEE J Solid State Circuits 31 (1996), 1939–1944.
9. D.J. Comer and D.T. Comer, Operation of analog MOS circuits in the weak or moderate inversion region, IEEE Trans Edu 47 (2004), 430–435.
10. T.K. Nguyen, C.H. Kim, G.J. Ihm, M.S. Yang, and S.G. Lee, CMOS low-noise amplifier design optimization techniques, IEEE Trans Microwave Theory Tech 52 (2004), 1433–1442.
采用65纳米CMOS技术的2.4 GHz CMOS超低功耗低噪声放大器的设计
MinSuk Koo 1 , Hakchul Jung 1 , Ickhyun Song l , Hee-Sauk Jhon 1 , and Hyungcheol Shin l
1 School of Electrical Engineering and Computer Science, Seoul Natl Vniv. Seoul, Korea
E-mail: korcom33@gmail.com
摘要
本文将介绍采用65 nm CMOS技术的2.4 GHz CMOS超低功耗低噪声放大器（LNA）的设计方法。当MOS晶体管同处于亚阈值区域时，常规电感变性共源共栅拓扑结构将会被使用。低噪声放大器有多个性能指标：信号功率增益、噪声系数、输入参考1-dB压缩点（）和功率损耗。在低功耗设计中，首先要实现的是功率增益和低功耗。这种限制使得超低功耗低噪声放大器优化与一般的放大器优化不同。我们会根据一些指标要求来分析各性能因素在低功耗设计和优化品质因数(FoM)中所起的作用。
1 简介
随着缩小CMOS尺寸的技术的持续发展，MOS晶体管的截止频率和最大振荡频率已远超几十年前千兆赫的频率，这会扩大无线应用中CMOS电路的操作限制。因此，对延长无线应用中的电池寿命的超低功耗射频集成电路的强烈需求也随之出现。
传统上，设计CMOS 低噪声放大器时需要结合工作在强反型状态下的MOS晶体管而不是工作在亚阈值状态的晶体管，在亚阈值区，MOSFET不能获得足够的增益。然而，当设备尺寸小于65nm时，在亚阈值区，和则足够高，可用来设计射频集成电路。（如图1所示）此外，处于亚阈值区的深亚微米MOS管的最小噪声系数（）维持不变[1]。因此，当晶体管进入亚阈值区时，噪声系数不会大幅增加。此外，在亚阈值区域，漏电流与栅源电压呈指数关系。 所以，在亚阈值区的跨导电流比大于在强反型区的跨导电流比。
测量数据与65nmCMOS工艺设计工具包仿真用来分析低噪声放大器的性能指标，诸如信号功率增益、噪声系数、输入参考1-dB压缩点（）和功率损耗。因为在亚阈值区域，噪声的数字仿真并不精确，所以计算与分析方程能够提供更高的精度。有了这个分析方法，低功耗设计的优化将与超过10dB的功率增益，各种功率损耗指标一起进行。
图1 与的关系
2-1 功率增益与功率损耗
两个用于级联拓扑结构的MOS晶体管在亚阈值区偏置，以此满足低噪声放大器的低功率设计。
图2-1 级联结构的与之比，与之比
图2-2 级联结构的与之比
如图2-1,2-2所示，在亚阈值区，跨导与电流之比大于在强反型区的跨导与电流之比。如图3所示，如果假设这两个晶体管的宽度相同，我们可以得到在各种宽度设备特定功率损耗下的晶体管的栅极-源极电压。此外，如图4所示，我们能获得每一点所对应的增益。和分别是级联拓扑结构时和晶体管的截止频率。
图3 与宽度之比
由于用来匹配的电感过大，图4中的灰色区域不能使用。对于固定的功率损耗，使用设备的最小宽度时，该点可以增加至晶体管的最大栅极-源极电压。并且对于各种功率损耗，该点都能取得最大增益。然而，更小的宽度需要更大的电感来进行匹配。更大的电感则具有更大的寄生电阻。因此，需要根据最大化品质因数（FoM）的情况来进行优化。
图4 功率增益与各种功率损耗下的宽度之比
2-2 噪声系数
常规的级联拓扑低噪声放大器原理图如图5 -1所示。考虑小信号等效电路如图5-2所示。
图5-1 采用源变性电感的共源共栅低噪声放大器原理图
图
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[154206]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
