英语原文共 444 页，剩余内容已隐藏，支付完成后下载完整资料
IEEE标准测试访问端口和边界扫描架构 P22-P29
5 .测试逻辑体系结构
该子句定义通过TAP访问的测试逻辑的顶层设计。测试逻辑设计中包含的各个模块的详细设计要求包含在本标准的后续条款中。
5.1测试逻辑设计
5.1.1规格
规则
a )测试逻辑体系结构中应包含以下元素:
1 ) tap控制器(请参见6.1 )
2 )指令寄存器(参见第7条)
3 )一组测试数据寄存器(见第9条)
b )指令和测试数据寄存器应该是独立的移位寄存器的基于并行的路径,并且分别具有连接到TAP TDI和TDO信号的公共串行数据输入和公共串行数据输出。
c )TDI和TDO之间的替代指令和测试数据寄存器路径之间的选择应在TAP控制器的控制下进行,如6.1.2中所定义。
5.1.2说明
标准定义的测试逻辑体系结构顶层设计的概念视图如图5所示。此图以及本标准中所包含的描述性材料中的其他部分,都是仅旨在说明本标准的一个可能实施例的示例。这些数字不表明优先执行。
设计的主要特点是:
⎯TAP控制器接收TCK并解释TMS上的信号。TAP控制器生成时钟或控制信号,或根据指令和测试数据寄存器和体系结构的其他部分的要求TAP控制器的规格包含在6.1中。
⎯TAP控制器控制操作(复位、移位、捕获、更新),同时指令解码提供操作的上下文(即注册和相关的测试逻辑适用的操作)。
⎯指令寄存器允许将指令转换为设计。指令用于选择要执行的测试或要访问的测试数据寄存器或两者。指令寄存器的规范包含在第7条中。
⎯指令寄存器从不未定义,并且总是选择一个测试数据寄存器以连接TDI和TDO。
⎯测试数据寄存器组。测试数据寄存器组应包括旁路和边界扫描寄存器。它还可以包括任何可选的标准测试数据寄存器:设备标识、初始化数据、初始化状态、tmp控制和复位选择寄存器;和进一步的可选设计特定测试数据寄存器。由指令译码控制的电路选择测试数据寄存器以驱动输出TDO。有关测试数据登记册组的结构的进一步资料载于第9条。
⎯一个可选的测试模式持久性控制器接收TCK和指令寄存器的一些译码,并修改由TAP控制器生成的一些控制信号。它旨在允许在测试模式中保留组件,其规范包含在6.2中。
图5-1 - 片上测试逻辑的概念图
注意，根据由该标准定义的测试逻辑的实现方式，在图5-1所示的输出级中可能需要电路来重新计时通过它的信号，以在TCK的下降沿上发生。
5.2测试逻辑实现
5.2.1规格
规则
a）TAP控制器，可选的TMP控制器，指令寄存器和控制指令和测试数据寄存器所需的相关电路应是专用测试逻辑（即这些测试逻辑块不应执行任何系统功能）。
b）如果要求对测试数据寄存器进行测试访问而不对芯片系统逻辑的操作造成任何干扰，则用于构造该测试数据寄存器的电路也应该是专用的测试逻辑。
5.2.2说明
尽管本标准中包含的示例实现示出了各种测试数据寄存器是单独的物理实体，但是只要满足包含在该标准中的规则，就可以在测试数据寄存器之间共享电路。 例如，这将允许设备识别寄存器和边界扫描寄存器共享移位寄存器级; 在这种情况下，通过在两种不同模式（设备识别寄存器模式和边界扫描寄存器模式）中操作公共电路，将满足本标准的要求。
6.测试逻辑控制器
测试逻辑控制器是有限状态机，其控制由该标准定义的电路的操作序列。强制TAP控制器是响应于TAP的TMS和TCK信号的变化的同步有限状态机，控制TAP的行为 测试逻辑，并在测试扫描链上的所有组件上保持同步，以允许移位，捕获和更新数据。 它在6.1中描述。
可选的TMP控制器是一个同步有限状态机，响应特定指令，并且可以强制组件保持在其测试模式，而不管当前活动的指令。 它在6.2中描述。
6.1 TAP控制器
6.1.1 TAP控制器状态图
6.1.1.1规格
规则
- TAP控制器的状态图如图6-1所示。
图6-1-TAP控制器状态图
注 - 在此图中与每个状态转换相邻的值表示在TCK上升沿时TMS存在的信号。
b）TAP控制器的所有状态转换将基于在TCK的上升沿时的TMS值发生。
c）测试逻辑（指令寄存器，测试数据寄存器等）的动作应在每个控制器状态的TCK的上升沿或下降沿发生，如图6-2所示。
图6-2-控制器状态中动作的时序
6.1.1.2说明
在每个控制器状态中的TAP控制器和其他测试逻辑的行为简要描述如下。在每个控制器状态中控制由该标准定义的测试逻辑的行为的规则包含在本标准的后续章节中。
测试逻辑复位
如果可选的TMP控制器未被提供或者处于持续关闭状态，则测试逻辑被置于已知状态，使得片上系统逻辑的正常操作（即，响应于通过系统引脚接收的激励 只有）可以继续不受限制。 这主要通过将指令寄存器初始化为包含IDCODE指令，或者如果未提供可选设备标识寄存器，则包含BYPASS指令（见7.2）。 如果提供了TMP控制器并且处于持续开启状态，则组件可以在预期进行进一步测试的情况下保持在测试模式。
此状态对系统逻辑没有直接影响。 在上电序列期间，其中TAP保持在该状态，或者没有定义为干扰系统逻辑和I / O之间的信号流的指令被激活，则组件将执行其设计的功能。 然而，如果已经执行了干扰去往和来自系统逻辑（诸如EXTEST）的信号流的一个或多个指令，则系统逻辑可以处于不确定状态，并且重新连接引脚可能导致不可预测的行为。
无论控制器的原始状态如何，当TMS在TCK的至少五个上升沿保持高电平时，它将进入Test-Logic-Reset。当TMS为高时，控制器保持在该状态。如果控制器由于TMS或TCK信号上的错误信号值（例如，由于外部干扰引起的故障）而离开测试逻辑复位控制器状态，则它将在返回到测试逻辑复位状态之后TCK的三到五个上升沿，TMS线处于预期的高逻辑电平。测试逻辑的预期操作使得作为这种错误的结果，不会对芯片上系统逻辑操作造成干扰。在离开测试逻辑复位控制器状态时，控制器进入运行测试/空闲控制器状态，其中不会发生任何动作，因为当前指令已被设置为选择器件标识或旁路寄存器的操作（见7.2）。在选择DR扫描和选择IR扫描控制器状态中，测试逻辑也无效。
注意，TAP控制器也将通过在TRST *（如果提供）或上电时（见6.1.3）施加低逻辑电平，强制进入测试逻辑复位控制器状态。
运行测试/空闲
扫描操作之间的控制器状态。 一旦输入，只要TMS保持低电平，控制器将保持在运行测试/空闲状态。 当TMS为高并且在TCK上施加上升沿时，控制器移动到Select-DR扫描状态。
在运行 - 测试/空闲控制器状态中，所选测试逻辑中的活动仅在存在某些指令时发生。例如，RUNBIST指令使片上系统逻辑的自测试在该状态下执行（见8.10） 。 通过除RUNBIST之外的指令选择的自测试也可以被设计为在控制器处执行在这种状态。
对于不导致功能在运行 - 测试/空闲控制器状态中执行的指令，在该状态中花费的时间构成延迟（即，空闲），并且由当前指令选择的所有测试数据寄存器应保持其先前状态。
当TAP控制器处于此状态时，指令不会改变。
选择DR扫描
这是临时控制器状态（即，控制器在TCK的下一个上升沿退出该状态），其中由当前指令选择的所有测试数据寄存器保持其先前状态。
如果当控制器处于这种状态时，TMS保持低电平并且上升沿施加到TCK，则控制器进入捕获DR状态，并且启动所选测试数据寄存器的扫描序列。 如果TMS保持高电平并且上升沿施加到TCK，则控制器进入选择IR扫描状态。
当TAP控制器处于此状态时，指令不会改变。
选择IR扫描
这是临时控制器状态，其中由当前指令选择的所有测试数据寄存器保持其先前状态。
如果TMS保持低电平，并且当控制器处于这种状态时上升沿施加到TCK，则控制器进入捕获IR状态，并且启动指令寄存器的扫描序列。 如果TMS保持高电平并且上升沿施加到TCK，控制器返回到测试逻辑复位状态。
当TAP控制器处于此状态时，指令不会改变。
Capture-DR
这是临时控制器状态，其中数据可以并行加载到由TCK的上升沿上由当前指令选择的测试数据寄存器的移位捕获路径中，使得TAP控制器退出该状态。 如果由当前指令选择的测试数据寄存器不具有并行输入，或者如果对于所选择的测试不需要捕获，则寄存器保持其先前状态不变。
当TAP控制器处于此状态时，指令不会改变。
当TAP控制器处于这种状态并且上升沿被施加到TCK时，如果TMS保持在1，则控制器进入Exit1-DR状态，或者如果TMS保持在0，则控制器进入Shift-DR状态。
Shift-DR
在此控制器状态下，测试数据寄存器连接在TDI和TDO之间作为当前指令的结果在TDK的每个上升沿将数据从TDI，一个级向其串行输出，以及到TDO。测试数据寄存器由当前指令选择但未放置在串行路径中的数据保持其先前状态不变。
当TAP控制器处于此状态时，指令不会改变。
当TAP控制器处于此状态并且上升沿应用于TCK时，控制器进入Exit1-
DR状态，如果TMS保持在1或保持在Shift-DR状态，如果TMS保持在0.测试数据的最后一次移位寄存器出现在同一上升沿。
Exit1-DR
这是一个临时控制器状态。如果TMS保持高电平，在此状态下，上升沿施加到TCK控制器进入Update-DR状态，从而终止扫描过程。如果TMS保持低电平和上升沿被应用于TCK时，控制器进入暂停-DR状态。
由当前指令选择的所有测试数据寄存器保持其先前状态不变。
当TAP控制器处于此状态时，指令不变。
暂停DR
该控制器状态允许将TDI和TDO之间的串行路径中的测试数据寄存器移位暂时停止。由当前指令选择的所有测试数据寄存器保持其先前状态不变。
当TMS为低时，控制器保持在该状态。当TMS变为高电平并且上升沿应用于TCK时，控制器进入Exit2-DR状态。
当TAP控制器处于此状态时，指令不会改变。
Exit2-DR
这是一个临时控制器状态。如果TMS处于高状态并且在该状态下将上升沿应用于TCK，则扫描处理终止，并且TAP控制器进入Update-DR控制器状态。如果TMS保持低电平并且上升沿应用于TCK，则控制器进入Shift-DR状态。
由当前指令选择的所有测试数据寄存器保持其先前状态不变。
当TAP控制器处于此状态时，指令不会改变。
更新DR
这是一个临时控制器状态。一些测试数据寄存器可以提供有锁存的并行输出以防止在响应于某些指令（例如，EXTEST，INTEST和RUNBIST）在相关联的移位捕获路径中移位数据时并行输出处的变化。数据被锁存到这些测试数据的并行输出在Update-DR控制器状态下在TCK的下降沿从移位捕获路径寄存器
全文共7009字，剩余内容已隐藏，支付完成后下载完整资料
资料编号：[142725]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
