武汉理工大学
毕业设计（论文）
外文文献翻译
非标准视频协议传输系统设计基于 FPGA 的摄像机链路接口
摘要.随着视频通信技术的飞速发展，视频传输变得越来越重要。然而，在视频传输过程中，传输数据的可靠性和实时性能是视频高速传输的前提，因此为了提高视频图像的实时传输n，有效性、可靠性，并设计了基于FPGA的非标准视频协议传输系统的摄像机链路接口，系统前端通过模拟摄像机来完成视频图像采集，通过视频格式转换芯片ouput标准视频协议数据，并利用FPGA完成视频数据的处理，完成视频图像与摄像机链路接口的高速传输，最终实现了视频的实时传输，也提高了视频图像的可靠性和有效性。
1. 简介
目前，视频传输基于标准的BT.656接口协议，以及额外的转换芯片和大量的外部内存进行传输。这不仅传输速率低，数据包损耗大，而且开销大，功耗高，本研究采用了基于FPGA的相机链路接口的非标准视频传输系统协议，使用模拟摄像机，只需要传输电缆，而且远距离传输，抗干扰能力强，具有两块MAX系列转换芯片，能有效降低负载功耗，提高数据传输速率，采用非标准BT.656视频格式传输，仅在非标准BT.656视频格式传输中。视频格式的传输过程提取有效数据，对前part的填充空白数据和数据启动信号暂时保留，从而大大降低成本，并利用FPGA内部资源将FIFO引入存储数据，提高数据处理的可操作性，有效降低power消耗，降低成本。因此，使用基于FPGA的基于FPGA的摄像机链路接口进行非标准视频协议传输系统，可以有效提高视频传输速率[1]，提高传输可靠性，降低成本，降低视频传输量和功耗。
2. 系统设计
2.1. 系统结构设计
文章设计基于FPGA的非标准视频摄像机链路接口协议传输系统主要包括电源模块、视频解码模块、信号模块、FPGA、处理模块、摄像机链路接口转换模块、内存模块和显示模数，如图1所示。
图 1.系统结构设计
根据图1，我们知道整个系统的设计分为视频信号采集前部分，在摄像机链路高速传输接口部分，经过视频格式转换算法处理部分，最后存储和显示部分。第一前端模拟摄像机采集场的视频信号，通过IIC接口协议配置寄存器在A/D芯片中，完成模拟信号到数字信号的调整，FPGA视频处理单元在数字视频数据预处理后重新处理，首先对视频信号进行非标准BT.656视频数据预处理，只提取有效数据，在视频格式前填充空白数据和数据起始信号。保留后，为了降低成本，提高视频图像传输速率，然后以LVDS信号的形式高速串行传输[2]，输出数据，并再次进行字符串转换，再次以并行过程的形式进入FPGA数据，包括视频数据存储、YCbCr到GRB视频格式转换、时钟、图像显示等，以上是该系统的核心。此外，电源将外部 12V 电源转换为系统中剩余设备所需的工作电源。
3.系统硬件的设计
3.1. 电源模块
整个传输系统需要 12V、5V、3.3v 和 2.5v 电源。12 V电源模拟摄像机电源的主要部件，5V电源主要为FPGA芯板电源，3.3V电源为摄像机链路接口Max9247和Max9248芯片引脚提供电源，2.5V主要用于DDR2输电系统的存储设备。图2显示了电源模块的原理图设计。
图2.电源转换模块
考虑到高速系统对传输接口芯片电源电压为3.3V，而FPGA核心板需要功率为5V，因此MP2315芯片、MP2315支持4.5V和24V输入电压，启用信号EN =1时，整个芯片可以正常工作，否则就没有电压输出。此外，电阻值的选择基于以下公式：
R7-R6/ [VOUT/0.8）-1] （1）
因此，我们可以从以下公式得出结论。
VOUT [R6/R7-1] -0.8 （2）
通过原理图可以看出，例如，当外部输入电压为12V时，我们根据传统的值参考表选择适当的电阻，如R6 =47 k，R7 = 15 k，生成到公式中，我们可以得到VOUT= 3.3 V。
3.2. MAX9247原理图设计
MAX9247数字视频并行到串行转换器将27位并行数据序列化到串行数据流中。对串行接口进行了 18 位视频数据和 9 位控制数据编码和多路复用，从而降低了串行数据速率。图3显示了Max9247的硬件电路。
图 3.MAX9247原理图
3.3. VGA 的原理图设计
VGA接口是计算机使用VGA标准输出数据的特殊接口[4]。The VGA 接口由 15 个引脚组成，分为 3 行，每行有 5 个孔，视频卡上使用最广泛的接口类型。大多数图形CARDS都有这种接口。参见图 4。
图 4.VGA 原理图
VGA 扫描一个时间帧，称为现场频率，即刷新屏幕的频率，通常为 60Hz，75Hz。 标准 VGA 显示频率为 60Hz。
4. 软件系统设计
在软件设计中，本研究主要利用FPGA完成视频数据格式的转换，并控制各芯片的传输协议、数据缓存和显示。在软件设计中，使用了 Verilog 语言、相位锁定循环、先出队列缓存、状态机和其他知识。
4.1. 软件设计一般程序
FPGA软件逻辑代码采用模块化设计，不仅程序结构简单，而且便于后期调试和维护。软件部分主要包括信号源接收数据、AD芯片配置、相机链路接口发送数据、视频格式转换、视频显示子例程等功能模块。图5显示了整个软件设计的流程图。
图 5.整体软件设计
4.2. AD芯片配置程序设计
如图1所示，FPGA通过IIC接口与A/D转换模块相连，配置参数的时间序列图写入A/D转换模块的内部寄存器;如图 3 所示，首先，当 SCL 信号处于较高级别时，SDA 数据总线信号被拉下，表示整个配置过程属于 START 阶段。其次，在 START 之后，然后发送 SDA 设备，根据时间序列、字节地址、回复、写入响应、寄存器、应答和停止数据位来编写地址数据总线。请务必注意，由于在SCL 的较高级别期间发生了起始位和停止位更改，因此为了防止计时错误，SDA 数据总线更改上的数据只能在每个 SCL 的低级别期间进行。根据此标准协议，A/D芯片的数据可以写入A/D芯片内的寄存器，使摄像机能够输出符合标准视频协议的数据流。一般计时如图 6 所示。
图 6.IIC 接口的一般时间
4.3. 非标准视频协议设计
图像信号处理采用模拟摄像机设置，然后通过A/D转换芯片（只需要配置内部参数将模拟视频图像转换为BT.656视频格式的标准，最后由FPGA完成视频格式的处理。standard BT.656 格式如图 7 所示。
|
Eav FF 00 00 XY |
空白视频 80108010... |
SAV FF 00 00 XY |
活动视频 1440 字节 |
图7.标准 BT.656 格式
对于 PAL 模式，每帧有 625 行，其中，顶部字段的有效数据为 288 行，底部字段数据为 288 行，其余行为垂直消隐信号。此外，标准BT.656每个line的视频数据格式由字母EAV、空白视频、SAV和活动视频组成。EAV 和 SAV 是 4 字节，格式如下所示（如下十六进制表示法所示），FF 00 00 XY。而第四个字节 （XY） 是根据字段和空白的 bying 信息确定的。空白视频填充无效数据，如 280 字节中的 8010 字节。最后，有效的视频数据由1440字节组成。
然而，考虑到传输速度和视频格式的开销效率，在tandard BT.656的基础上，本研究定义了非标准视频格式，具体定义如图8所示。
图 8.非标准视频协议格式。
非标准视频协议格式为288字节删除标准format之前，并添加自定义4检测字节（FC，FE，Top_Line_Num和Bottom_Line_Num），视频前2个自定义字节（FC，FE）随机添加，定义Top_Line_Num（上排计数）和Bottom_Line_Num计数（下排），由前面的标准BT.656视频数据格式（720 times; 576），顶部和底部字段分别。顶部字段由 288 行组成，底部字段由 288 行组成。在 FPGA 组帧中，整个帧（576 行）由行程计数决定
4.4. YCbCr 到 RGB 设计
在视频图像显示处理中，所使用的色彩空间主要包括RGB和YCbCr。RGB基于三色原理，色彩实现简单，在计算机中，电视显示系统得到广泛应用。YCbCr隔离了颜色和色度信号的亮度信号，易于实现压缩，易于传输。RGB 和 YCbCr 颜色空间交换通常要求在传输 [5] 应用中。转换公式如下：
(3)
由于FPGA逻辑操作，不能直接使用浮点数来执行操作，因此我们可以放大256次，然后减少256次。放大结果如下所示。
(4)
4.5. VGA的显示设计
据了解，VGA的正时序列主要包括RGB数据、线路定时同步脉冲、场同步定时脉冲、显示前缘、显示后缘等。具体计时参数如图 9 所示。
图 9.VGA 的一般时间
例如，视频图像的分辨率为1024times;768，同步顺序a线的同步脉冲间隔为137像素，显示后与160像素一起显示，显示正面为24像素，有效数据为1024像素。
5.仿真设计与结论
1)AD 芯片配置测试结果：表 1 显示了部分寄存器配置列表：
表 1
实际配置值如图 10， 11 所示。
图10.地址 0x4002
图11.地址 0x380B
2） 视频显示终端
视频显示图像如图 12、13 所示。
图12.视频显示1
图13.视频显示2
5. 结论
本课题提供了基于FPGA的基于FPGA的摄像机链路接口的非标准视频协议传输系统和传输方法，只有在视频格式传输过程中提取有效数据，取消隐藏数据和数据启动信号被暂时保留，从而大大降低成本和负载功耗，
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[238220]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
