附录B 外文原文
Design based on the ARM7 embedded appliance control system
The ARM7s Profile
The ARM7 lead series processors are mainstream embedded processor designed by the British company ARM ARM7 core is 0.9MIPS/MHz the three lines and Von Neumann structure; ARM9-based core is a 5-stage pipeline, provide 1.1MIPS/MHz the Harvard architecture . The ARM7 no MMU, the ARM720T is the MMU, ARM9 ARM9TDMI and ARM9E-S Series ARM9 is the MMU ARM940T Memory protection unit is not a complete MMU.
Basic information
ARM9-clock frequency is higher than the ARM7, a Harvard architecture distinguishes between the data bus and instruction bus, ARM7 processor with three pipeline, while the ARM9 five pipeline, five pipeline to deal with the allocation of each instruction to 5 clock cycles in each clock cycle at the same time, five instructions in execution. ARM9TDMI processor clock frequency of the ARM7TDMI from 1.8 to 2.2 times in the same process.
Instruction cycle
The improvement of instruction cycle:
2.1 loads instructions spear n stores instructions：The most obvious improvement of the instruction cycle number is loads of instructions and stores instructions. From ARM7 to ARM9 these two commands, the execution time reduced by 30%. The instruction cycle is due to two basic micro-processing structure within both the ARM7 and ARM9 processor.
(1) ARM9-based independent instruction and data memory interface, and allows the processor to fetch and read and write data. This is called a modified Harvard architecture. ARM7 only data memory interface, it is also used to fetch and data access. (2) 5-stage pipeline to introduce a separate memory and written back to the assembly line, were used to access memory and write the results back to the register. Two more than one cycle to complete loads instructions and stores instructions.
Interlocking (interlocks) technology
When the instruction data because the previous instruction is not executed is not ready will have a pipeline interlock since the lock. When the pipeline interlock occurs, the hardware will stop the execution of this instruction until the data is ready. Although this technique will increase the code execution time, but provides great convenience for the early designers. Compiler and assembly language programmers can re-design of the code sequence or other methods to reduce the number of pipeline interlock. Branch instruction
ARM9 and ARM7-branching instruction cycle is the same. ARM9TDMI and ARM9E-S does not branch instruction to predict. The ARM9 structure and characteristics
Introduced ARM9E-S as an example the main structure and characteristics of the ARM9 processor. (1) 32bit fixed-point RISC processor, improved the ARM / Thumb code intertwined, enhance sexual multiplier design, support real-time (real-time) debugging; (2) on-chip instruction and data SRAM, and the instruction and data memory capacity is adjustable;
(3) on-chip instruction and data caches (cache) capacity from 4K bytes to 1M bytes;
(4) is set protection unit (protcction unit), and is ideal for embedded applications, memory segmentation and protection;
(5) using the AMBA AHB bus interfaces and peripherals to provide a unified address and data bus;
(6) support for external coprocessor instruction and data buses with a simple handshake signaling support;
(7) to support standards-based scan test methodology, and support the BIST (built-in-self-test); (8) Support the Embedded Trace Macrocell, to support real-time tracking instructions and data;
Basic introduction
ARM offers a range of kernel, system extensions, microprocessors and system-on-chip program. All products are a common software system, so the same software can be run in all products (in theory). Typical products are as follows. ① the CPU core
- ARM7: Small, fast, low-power, integrated RISC core for mobile communications.
- The ARM7TDMI (Thumb): This is the authorized user of a product, the ARM7 instruction set with Thumb extensions together to reduce the memory capacity and system cost. Also use the embedded ICE debug technology to simplify system design, and a DSP-enhanced extensions to improve performance. The typical use of the product is a digital cellular phones and hard drives.
- ARM9TDMI: a 5-stage pipeline of ARM9 core with Thumb extensions, debugging and Harvard Bus. The ARM7TDMI, the same production process, performance up to twice as many. Commonly used in networking and set-top boxes. ② system expansion - Thumb: 16 cost of the system, to provide 32-bit RISC performance, special attention is the required memory capacity is very small. ③ embedded ICE Debugging The integration of the ICE-like CPU core debugging techniques, prototyping and system-on-chip debugging has been greatly simplified. ④ microprocessor - ARM710 series, including the ARM710, ARM710T, ARM720T and ARM740T: low-cost, low power consumption, packaging conventional system microprocessor with cache (Cache), memory management, write buffer and the JTAG. Widely used in handheld computing, data communications and consumer multimedia. - ARM940T, 920T series: low-cost, low power, high-performance system microprocessor, with the Cache, memory management and the write buffer. Used in advanced engine management, security systems, set-top boxes (STBs), portable computers and high-end printer. - The StrongARM: high performance, while meeting the needs of conventional application of a microprocessor, jointly developed with DEC and subsequently licensed to Intel SA110 processor chip SA1100 PDA system and SA1500 multimedia processor chips using this technology. www.docin.com- ARM7500
剩余内容已隐藏，支付完成后下载完整资料
附录A 译文
基于ARM7的嵌入式设备控制系统的设计
一、 ARM7的简介
ARM7引系列处理器是英国ARM公司设计的主流嵌入式处理器 ARM7内核是0.9MIPS/MHz的三级流水线和冯·诺伊曼结构； ARM9内核是5级流水线，提供1.1MIPS/MHz的哈佛结构。 ARM7没有MMU，ARM720T是MMU的，ARM9主要包括ARM9TDMI和ARM9E-S等系列ARM9是有MMU的，ARM940T只有内存保护单元，不是一个完整的MMU。 1.1 基本信息 ARM9的时钟频率比ARM7更高，采用哈佛结构区分了数据总线和指令总线， ARM7处理器采用3级流水线，而ARM9采用5级流水线，5级流水线能够将每一个指令处理分配到5个时钟周期内，在每一个时钟周期内同时有5个指令在执行。在同样的加工工艺下ARM9TDMI处理器的时钟频率是ARM7TDMI的1.8-2.2倍。
1.2 指令周期
1.2.1 指令周期的改进：
loads 指令和stores指令： 指令周期数的改进最明显的是loads指令和stores指令。从ARM7到ARM9这两条指令的执行时间减少了30%。指令周期的减少是由于ARM7和ARM9两种处理器内的两个基本的微处理结构不同所造成的。 (1) ARM9有独立的指令和数据存储器接口，允许处理器同时进行取指和读写数据。这叫作改进型哈佛结构。而ARM7只有数据存储器接口，它同时用来取指令和数据访问。 (2) 5级流水线引入了独立的存储器和写回流水线，分别用来访问存储器和将结果写回寄存器。 以上两点实现了一个周期完成loads指令和stores指令。 1.2.2 互锁(interlocks)技术
当指令需要的数据因为以前的指令没有执行完而没有准备好就会产生管道自锁互锁。当管道互锁发生时，硬件会停止这个指令的执行，直到数据准备好为止。虽然这种技术会增加代码执行时间，但是为初期的设计者提供了巨大的方便。编译器以及汇编程序员可以通过重新设计代码的顺序或者其他方法来减少管道互锁的数量。
1.2.3 分枝指令
ARM9和ARM7的分枝指令周期是相同的。而且ARM9TDMI和ARM9E-S并没有对分枝指令进行预测处理。
1.3 ARM9结构及特点
1.3.1 以ARM9E-S为例介绍ARM9处理器的主要结构及其特点。
(1) 32bit定点RISC处理器：改进型ARM/Thumb代码交织，增强性乘法器设计，支持实时(real-time)调试。
(2) 片内指令和数据SRAM：指令和数据的存储器容量可调。(3) 片内指令和数据高速缓冲器 (cache)：容量从4K字节到1M字节。
(4) 设置保护单元(protcction unit)：非常适合嵌入式应用中对存储器进行分段和保护。
(5) 采用AMBA AHB总线接口：为外设提供统一的地址和数据总线。
(6) 支持外部协处理器：指令和数据总线有简单的握手信令支持。
(7) 支持标准基础扫描测试方法学，而且支持BIST (built-in-self-test)。
(8)支持嵌入式跟踪宏单元，支持实时跟踪指令和数据。
1.3.2 基本介绍
ARM提供一系列内核、体系扩展、微处理器和系统芯片方案。由于所有产品均采用一个通用的软件体系，所以相同的软件可在所有产品中运行（理论上如此）。典型的产品如下。
(1) CPU内核
--ARM7：小型、快速、低能耗、集成式RISC内核，用于移动通信。
-- ARM7TDMI(Thumb)：这是公司授权用户最多的一项产品，将ARM7指令集同Thumb扩展组合在一起，以减少内存容量和系统成本。同时，它还利用嵌入式ICE调试技术来简化系统设计，并用一个DSP增强扩展来改进性能。该产品的典型用途是数字蜂窝电话和硬盘驱动器。
--ARM9TDMI：采用5阶段管道化ARM9内核，同时配备Thumb扩展、调试和Harvard总线。在生产工艺相同的情况下，性能可达ARM7TDMI的两倍之多。常用于连网和顶置盒。
(2) 体系扩展
-- Thumb：以16位系统的成本，提供32位RISC性能，特别注意的是它所需的内存容量非常小。
(3) 嵌入式ICE调试
由于集成了类似于ICE的CPU内核调试技术，所以原型设计和系统芯片的调试得到了极大的简化。
(4) 微处理器
--ARM710系列：包括ARM710、ARM710T、ARM720T和ARM740T：低价、低能耗、封装式常规系统微型处理器，配有高速缓存（Cache）、内存管理、写缓冲和JTAG。广泛应用于手持式计算、数据通信和消费类多媒体。
--ARM940T、920T系列：低价、低能耗、高性能系统微处理器，配有Cache、内存管理和写缓冲。应用于高级引擎管理、保安系统、顶置盒（STB）、便携计算机和高档打印机。
--StrongARM：性能很高、同时满足常规应用需要的一种微处理器技术，与DEC联合研制，后来授权给Intel
SA110处理器、SA1100 PDA系统芯片和SA1500多媒体处理器芯片均采用了这一技术。 ARM7500和ARM7500FE：高度集成的单芯片RISC计算机，基于一个缓存式ARM7 32位内核，拥有内存和I/O控制器、3个DMA通道、片上视频控制器和调色板以及立体声端口;ARM7500FE则增加了一个浮点运算单元以及对EDO DRAM的支持。特别适合电视顶置盒和网络计算机(NC)。
二、嵌入式系统的介绍
根据IEEE（ 电器和电子工程协会）的定义，嵌入式系统是“控制、监视或者辅助装置、机器和设备运行的装置”（devices used to control， monitor， or assist the operation of equipment， machinery or plants）。从中可以看出嵌入式系统是软件和硬件的综合体，还可以涵盖机械等附属装置。目前国内一个普遍被认同的定义是：以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。
2.1 简介
嵌入式系统一般由以下几部分组成：
(1) 嵌入式微处理器
(2) 外围硬件设备
(3) 嵌入式操作系统
(4) 特定的应用程序
2.2 定义
定义可从几方面来理解嵌入式系统：
◆嵌入式系统是面向用户、面向产品、面向应用的，它必须与具体应用相结合才会具有生命力、才更具有优势。因此可以这样理解上述三个面向的含义，即嵌入式系统是与应用紧密结合的，它具有很强的专用性，必须结合实际系统需求进行合理的裁减利用。
◆嵌入式系统是将先进的计算机技术、半导体技术和电子技术和各个行业的具体应用相结合后的产物，这一点就决定了它必然是一个技术密集、资金密集、高度分散、不断创新的知识集成系统。所以，介入嵌入式系统行业，必须有一个正确的定位。例如Palm之所以在PDA领域占有70%以上的市场，就是因为其立足于个人电子消费品，着重发展图形界面和多任务管理；而风河的Vxworks之所以在火星车上得以应用，则是因为其高实时性和高可靠性。
◆嵌入式系统必须根据应用需求对软硬件进行裁剪，满足应用系统的功能、可靠性、成本、体积等要求。所以，如果能建立相对通用的软硬件基础，然后在其上开发出适应各种需要的系统，是一个比较好的发展模式。目前的嵌入式系统的核心往往是一个只有几K到几十K微内核，需要根据实际的使用进行功能扩展或者裁减，但是由于微内核的存在，使得这种扩展能够非常顺利的进行。
实际上，嵌入式系统本身是一个外延极广的名词，凡是与产品结合在一起的具有嵌入式特点的控制系统都可以叫嵌入式系统，而且有时很难以给它下一个准确的定义。现在人们讲嵌入式系统时，某种程度上指近些年比较热的具有操作系统的嵌入式系统，本文在进行分析和展望时，也沿用这一观点。
一般而言，嵌入式系统的构架可以分成四个部分：处理器、存储器、输入输出（I/O）和软件（由于多数嵌入式设备的应用软件和操作系统都是紧密结合的，在这里我们对其不加区分，这也是嵌入式系统和Windows系统的最大区别）。
2.3 关联概念
嵌入式系统中有许多非常重要的概念：
2.3.1 嵌入式处理器
嵌入式系统的核心，是控制、辅助系统运行的硬件单元。范围极其广阔，从最初的4位处理器，目前仍在大规模应用的8位单片机，到最新的受到广泛青睐的32位，64位嵌入式CPU。
2.3.2 实时操作系统
实时操作系统 （RTOS-Real Time Operating System）： 嵌入式系统目前最主要的组成部分。根据操作系统的工作特性，实时是指物理进程的真实时间。实时操作系统具有实时性，能从硬件方面支持实时控制系统工作的操作系统。其中实时性是第一要求，需要调度一切可利用的资源完成实时控制任务，其次才着眼于提高计算机系统的使用效率，重要特点是要满足对时间的限制和要求。
2.3.3 分时操作系统
对于分时操作系统，软件的执行在时间上的要求，并不严格，时间上的错误，一般不会造成灾难性的后果。目前分时系统的强项在于多任务的管理，而实时操作系统的重要特点是具有系统的可确定性，即系统能对运行情况的最好和最坏等的情况能做出精确的估计。
2.3.4多任务操作系统
系统支持多任务管理和任务间的同步和通信，传统的单片机系统和DOS系统等对多任务支持的功能很弱，而目前的Windows是典型的多任务操作系统。在嵌入式应用领域中，多任务是一个普遍的要求。
2.3.5 实时操作系统中的重要概念
(1) 系统响应时间（System response time）：系统发出处理要求到系统给出应答信号的时间。
(2) 任务换道时间（Context-switching time）：任务之间切换而使用的时间。
(3) 中断延迟（Interrupt latency）：计算机接收到中断信号到操作系统作出响应，并完成换道转入中断服务程序的时间。
2.3.6 实时操作系统的工作状态
实时系统中的任务有四种状态：运行（Executing），就绪（Ready），挂起（Suspended），休眠（Dormant）。
(1) 运行：获得CPU控制权。
(2) 就绪：进入任务等待队列，通过调度转为运行状态。
(3) 挂起：任务发生阻塞，移出任务等待队列，等待系统实时事件的发生而唤醒，从而转为就绪或运行。
(4) 休眠：任务完成或错误等原因被清除的任务，也可以认为是系统中不存在的任务。 任何时刻系统中只能有一个任务在运行状态，各任务按级别通过时间片分别获得对CPU的访问权。
2.4 系统组成 2.4.1 简介 一个嵌入式系统装置一般都由嵌入式计算机系统和执行装置组成，嵌入式计算机系统是整个嵌入式系统的核心，由硬件层、中间层、系统软件层和应用软件层组成。执行装置也称为被控对象，它可以接受嵌入式计算机系统发出的控制命令，执行所规定的操作或任务。执行装置可以很简单，如手机上的一个微小型的电机，当手机处于震动接收状态时打开；也可以很复杂，如SONY 智能机器狗，上面集成了多个微小型控制电机和多种传感器，从而可以执行各种复杂的动作和感受各种状态信息。
下面对嵌入式计算机系统的组成进行介绍。
2.4.2 硬件层
硬件层中包含嵌入式微处理器、存储器（SDRAM、ROM、Flash等）、通用设备接口和I/O接口（A/D、D/A、I/O等）。在一片嵌入式处理器基础上添加电源电路、时钟电路和存储器电路，就构成了一个嵌入式核心控制模块。其中操作系统和应用程序都可以固化在ROM中。
(1) 嵌入式微处理器
嵌入式系统硬件层的核心是嵌入式微处理器，嵌入式微处理器与通用CPU最大的不同在于嵌入式微处理器大多工作在为特定用户群所专用设计的系统中，它将通用CPU许多由板卡完成的任务集成在芯片内部，从而有利于嵌入式系统在设计时趋于小型化，同时还具有很高的效率和可靠性。 嵌入式微处理器
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[500399]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
