英语原文共 58 页，剩余内容已隐藏，支付完成后下载完整资料
4.2设计考虑和过程
为了提供一个对比的基础，21个使用H2/LQG控制设计技术的候选控制器被设计，每一个都使用不同的性能指标。设计要么是相对于基础最小化位移，要么被认为是结构的位移或绝对加速度。控制设计也被认为是在控制动态测定中直接用来测量地震加速度的。在这种情况下，由于测量的干扰在方程(4.13)的矩阵包括一个额外的术语。所有的控制器的设计考虑中，控制输出的加权函数，alpha;1W1，和控制力的加权函数，alpha;2W2，是常数矩阵(即独立频率)。地震过滤器F建模是基于Kanai- Tajimi频谱。所有候选控制器的性能是通过分析性和实验性的评价得出来的。
在第三节中，我们表明，控制设计基于的模型在20 Hz以下可以得到是准确的，但重要的建模错误发生在更高的频率，尤其是在驱动器动力学附近(～40Hz)。如果试图影响高权限控制频率，那个系统模型较差，这样容易导致灾难性后果的发生。因此，考虑结构系统，没有重要的控制工作被允许可以高于20Hz。
环路增益转换函数在评估各种控制设计中被检测，在此，环路增益转换函数定义为由打破了控制回路的输入系统组成的系统转换函数，正如图4.3所示。使用方程（4.12）被控对象的转换函数，这个环路增益转换函数为
（4.12）
图4.3环路增益传递函数示意图
通过“连接”分析系统模型的输出测量到控制器数学表示的输入、作动器命令输入到控制器命令输出的环路增益转换函数计算。
环路增益转换函数是当控制器用在物理系统上时用来提供闭环稳定性指示的。而对于稳定的目的，环路增益应该不如在更高的频率下的环路增益，那个频率(即高于20 Hz)下的模型不能代表结构体系。因此，环路增益转换函数应该逐渐转降并要比在更高频率下的单元要低。在此，如果一个高频下的环路增益量级要小于在频率高于20Hz的-5dB，一个设计控制则会被认为实施是可以接受的。
第五章 实施控制
在这个实验中使用的控制器是在数字计算机上实现。要想成功地在计算机上实现控制设计有许多必须理解和解决的问题。解决这些问题通常要求必须达到相对较高的采样率。最近基于专用DSP芯片开发的硬件支持很高的采样率并且为控制算法的实现提供了新的可能。这个实验中使用的数字控制硬件的描述中是下面要讨论的。同样会对数字控制实现的实用角度给出讨论。关于实现概念更深一层的讨论会再Spencer，et al.(1994b)和Quast，et al.(1994)中给出。最后实验验证数字实现的控制器的成功使用。
5.1 数字控制器硬件
过去的数字控制方案实现的一种典型的方式是通过使用个人电脑(PC)扩展总线的数据采集板。这个配置中，数据采集板将被编程或指挥系统定期测量样本的数量。当可用时，测量样本数量将通过电脑的I/O空间被传递到电脑的个人电脑的主CPU中。PC将执行实现数字滤波器所需要的算术计算并通过I/O空间吧结果传送到D/A输出转换设备。这些连续时间信号将被用作控制输入。
这个配置有许多缺点。来执行所有的A/D和D/A操作所需的时间和通过电脑I/O空间传递这些量，以及执行PC上的控制算法计算，可能需要令人不快地很长的采样周期和导致难以接受的时间延迟。同样的，使用这样的设备配置，很难创建一个允许操作员监控并且在电脑从事执行控制计算时与控制器可以交互的计划。
实现数字控制系统的一个更强大的安排是可以实现的，通过使用许多可用的不同的放置在个人电脑的扩展总线的DSP板的其中一个。DSP芯片会有非常快的计算速度以及专用的处理。DSP板的A/D和D/A转换器会减少参与传输信号处理器和I/O设备之间的延迟。并且，这些配置使电脑DSP板的控制和监控在一个监控的控制计划之中。
在这个实验中使用的控制系统是利用由光谱信号处理得到的实时数字信号处理器系统，配置板上，在电脑的扩张总线插入一个16位槽，并且德州仪器TMS 320C30数字信号处理器芯片，RAM内存和板上的A/D和D/A系统是他具有特色的地方，TMS320C30 DSP芯片有单周期指令，一个33.3MHz周期，一个60ns指令周期，并且能实现一个16.7 MFLOPS的标称性能。芯片的一个特殊的功能是允许一个浮点乘法器和加法器用于并行收益率理论峰值33.3 MFLOPS的性能。此外，这种板有很多内置函数，因此成为控制应用程序的理想选择。例如，有切口过滤器取消机械共振，自适应卡尔曼滤波算法减少传感器噪声，实时轴变换和矢量控制算法的模糊控制算法。
此外，车载A/D系统有两个通道，每个都有16位精度和最大200 kHz的采样率。那两个D/A频道，也是16位精度，允许更大的输出率，以免被限制。一个扩展I/O的子板，直接连接到DSP板，提供了一个额外的四个输入通道的和两个输出能力的通道，每个都有12位的精度。所有四个输入通道共享相同的转换装置，这是板的采样率的限制因素。子板一个频道的最大采样率是200kHz并且多种渠道的则相对较少，如果使用所有四个频道，每通道50 kHz的速度。两个子板输出通道的最大速率为300k样本/秒。额外的子板可能被添加到系统进一步扩大系统的I/O功能。显然，计算率高的DSP芯片和极快的采样和相关的I/O系统的输出能力，整体抽样率高的数字控制系统是可以实现的。
如前面所讲的，在电脑的板子上插入一个16位扩展槽，他允许DSP板和个人电脑之间通过电脑的I/O空间进行交流。电脑是用来通过I/O接口下载DSP板的控制代码。进一步，当DSP板运行控制算法、电脑上运行的监督程序可以监视控制系统的性能、监控和显示测量数量，并使操作员能将命令发送到DSP板、启动和停止控制器或改变控制参数。该配置允许一个非常强大和灵活的结构控制数字控制系统的实现。
5.2数字控制系统的设计
“仿真”的方法曾用于离散时间控制器的设计(Quast， et.al.， 1994)。使用这种技术，首次设计了产生令人满意的控制性能的连续时间控制器。然后连续时间控制器使用双线性变换近似或模拟的离散等效数字滤波器。此配置如图5.1所示。控制器采样了测量输出，并将样品通过数字滤波器在DSP上实现。数字滤波器的输出是通过持有设备创建一个成为了控制输入的连续时间信号。取样器、数字滤波器和模拟连续时间控制器的操作的一系列组合。通常，使用仿真，如果数字控制器的采样率大于 10～25 倍闭环系统带宽，离散等效系统将充分代表模拟连续时间系统在感兴趣的频率范围的行为。这个采样率是由在这个实验中使用的DSP系统成功地得出的。
5.3数字控制实现的问题
一旦一个过滤器是设计用于数字控制系统，它是使用状态空间形式实现于DSP系统之上:
（5.1）
（5.2）
其中y代表了测量采样输入的矢量控制器，u代表了数字滤波器的输出向量。执行运算来实现数字滤波器的状态空间实现并不复杂。然而，有许多实际问题需要解决从而得以成功地实现过滤器，包括诸如延时和采样率。
图5.1数字控制系统设计仿真
时间延迟
对于数字控制系统，导致的唯一真正的时间滞后归因于时间延迟（由A/D转换时间要求和与D矩阵计算相关的算法引起的）和零阶保持。有时间延迟导致的滞后将被减少随着控制器处理器和I/O系统的速度增加。同样，由于零阶保持导致的延迟将成正比减少采样周期。对于这个实验实现的控制系统，DSP处理器和I/O系统的速度足够快，这些时间延迟接近700mu;sec，足够小，故对系统性能没有显著影响。
采样率
数字控制系统可实现的采样率受到诸如的A/D和D/A转换可以执行率等事情的限制，处理器的速度和计算的数量需要处理器在一个采样周期执行。当评估采样率是为了数字控制系统的性能满意度所需时，有许多因素必须考虑。这些因素包括防止混叠，保持足够流畅的控制信号，和随机干扰下的控制系统的控制性能满意度。解决这些因素通常需要一个控制器的采样率是测量响应中的显著频率的10～25倍，这取决于特定的应用程序。对于这个实验，所有的I/O过程，控制计算，和监督功能在1msec之内完成，允许采样率在1kHz左右。因此，TMS320C30 DSP系统容易适应这个采样率。
5.4软件
一旦设计了控制器数字滤波器，它是由使用实时数字信号处理器系统而实现的。 这些程序的代码可以直接在C语言中编写的。代码与库函数编译、链接并被制作为电脑上的可执行文件。然后使用电脑通过I/O接口把控制代码下载到DSP板。SPOX操作系统提供标准的I/O库来支持C语言，这样预先存在的C程序将在有限的代码修改情况下执行。SPOX还提供了一个标准DSP功能库，它能避免操作人员需要从编写底层代码的设备驱动程序来管理传入的数据。SPOX下用C编写的应用程序使用到到其他支持SPOX的硬件环境中是很容易的。
除了控制算法差分方程(方程式(5.1)和(5.2))的实现，其他几个任务会在DSP板控制器操作中得到执行。特别是，所有测量量的标准偏差都会被计算出来。这些值都会被电脑上运行的监督程序反复读取并且会不断显示在电脑上这样操作员就可以监控系统的性能。更进一步，随着控制系统在各个方面亦包括结构控制中被广泛的实现，在每个样本瞬间，某些测量量的大小，如激励力和位移与由用户指定的最大容许值比较(Soong，et al.，1991；Reinhorn，et al.，1993)。如果在任何即时测量值超过最大容许值时，控制器立即关闭且命令信号将等于零。除此之外，如果控制算法计算的命令输出超过D/A设备的范围，控制器同样会关闭。在这种情况下，如果控制器继续经营饱和命令输出，控制信号将有效地被大小与命令的输出和D/A设备的饱和水平之间的差异要相等的噪声信号所破坏掉。
这种情况下可能会给系统的性能和稳定性带来灾难性的影响。
如果停止系统，电脑上的监督程序，反复检查控制器的状态，检测这个停止系统的情况并为运行者在屏幕上显示报告。这个功能是用来保护系统和结构以免受到过度或不稳定的响应带来的损伤，而这些响应是由于建模错误、高地激励或硬件及控制器软件的实施导致的。电脑上运行的监督程序还允许操作员打开和关闭控制器以及在其操作改变控制器的控制参数。虽然在控制器运行时改变控制算法中的参数可能是有利的，但是某些情况下，它通常是不明智的，除非对控制操作期间这些变化带来的影响做了仔细的评估。
5.5数字控制器的验证
系统识别用过的资料被收集滞后，控制器真正实现是在有几周的时间之后。在实现控制器之前，系统的转移函数一定需要验证设计控制器所依靠的系统模型仍然是有效的。在系统识别测试和控制设计实现这段时间期间，结构系统软化，导致前三个模式的频率大约减少了1%。然而，控制设计有足够鲁棒性去考虑轻微的差异。所有的二十一个实现了的控制设计都产生显著减少的响应。十个控制器被各种励磁全面测试，五个有代表性的控制器的结果会在接下来的一节中提供。
图5.2 给E控制器输入时的实验环路增益
在进行结构控制实验前，所有控制硬件和软件的组件都进行了大量的测试。最后的测试之一是通过用建筑的测量输出来进行控制器的输入(即DSP板)来实验性地确定环路增益传递函数。环路增益传递函数则将会被通过刺激作动器的宽带刺激进行命令输入并测量控制器输出计算出来。图5.2比较了实验性和分析性的测试控制器的环路增益传递函数(控制器E如表6.1中所定义的)。那两个传输函数是几乎相同都低于40Hz，表明该控制器的工作符合预期设想，系统模型也是准确的。注意，除了到DSP板的输入通道上的内置高频抗锯齿过滤器，没有外部过滤器用于反馈测量或控制信号。所有所需的频率阵型都在数字控制算法中得到执行。
第六节 实验结果
我们在地震模拟器上进行了两种不同类型的测试验证控制设计。地面限带白噪声激励(0～10Hz)最初是用来激发结构观察控制器减少结构有效响应的能力的。在第二种类型的测试中，地震模拟器拟制一个在案的加速度图来确定控制器减少结构峰值响应的能力。在这个测试中，两个地震可供验证控制器选择:1)El Centro地震激励(N-S组件)和2)Taft地震激励(北21东组件)。地震的大小减少到四分之一(El Centro)和1/2(Taft)所被记录着的强度来减少破坏结构的可能性。同样，因为测试结构是按比例缩小的原型结构的模型，相似关系决定，两个地震激励要以地震记录的两倍速度表现出来。
6.1仿真模型的开发和验证
正如前面所讨论的，系统的特点在原始数据的时间占用(用于控制设计)和控制器的实现之间有轻微地改变。实验完成后，修改后的仿真模型是基于控制实验开发时的数据。这是所使用的模型在分析和实验结果之间的比较。使用原始模型的系统矩阵的特征向量，特征值和修改值的新数据，就得到修正系统矩阵。
通过测量得到的基础加速度激励模型，仿真的无控制的系统则验证了新结构体系的模型。在这篇文章背景下，“无控制的”指的是有适当位置的悬索布置结构系统，且作动器命令设置为零。在图6.1a-c和图6.2a-c中，在四分之一 El Centro激励规模下第一，第二和第三层的相对位移和绝对加速度的实验、模拟时间响应得到比较来验证仿真模型。在所有情况下，实验和分析反应都匹配良好，表明该仿真模型是相当准确的。此外，图5.2所示的分析环路增益对应于这个模型。分析的和实验的循环增益也匹配好，表明控制器操作也与预期一致。所以我们得到结论，在
剩余内容已隐藏，支付完成后下载完整资料
资料编号：[152610]，资料为PDF文档或Word文档，PDF文档可免费转换为Word
以上是毕业论文外文翻译，课题毕业论文、任务书、文献综述、开题报告、程序设计、图纸设计等资料可联系客服协助查找。
